基于CBGA的多通道DDS封裝隔離度設(shè)計(jì)

常登輝，劉樹(shù)凱，田　浩，何善亮

（成都振芯科技股份有限公司，四川 成都610041）

基于CBGA的多通道DDS封裝隔離度設(shè)計(jì)

常登輝，劉樹(shù)凱，田浩，何善亮

（成都振芯科技股份有限公司，四川 成都610041）

介紹了一種基于陶瓷球柵陣列（CBGA）技術(shù)的多通道直接數(shù)字合成器(DDS)封裝結(jié)構(gòu)設(shè)計(jì)，提出了一種改進(jìn)隔離度的CBGA基板實(shí)現(xiàn)形式，并利用 Ansoft HFSS軟件進(jìn)行了基板隔離度的優(yōu)化仿真，最后對(duì)所提出的設(shè)計(jì)進(jìn)行了實(shí)物測(cè)試。測(cè)試結(jié)果與仿真結(jié)果基本一致，表明所提出的封裝優(yōu)化設(shè)計(jì)成功地提高了多通道DDS的隔離度，為高隔離度的多通道DDS產(chǎn)品工程設(shè)計(jì)提供了參考。

通道隔離度；直接數(shù)字頻率合成器；串?dāng)_；陶瓷球柵陣列

0　引言

在現(xiàn)代雷達(dá)系統(tǒng)中，直接數(shù)字頻率合成器(Direct Digital Synthesizer，DDS)是實(shí)現(xiàn)雷達(dá)波形產(chǎn)生與發(fā)射波束控制最常用的方案之一。基于DDS技術(shù)的波形產(chǎn)生系統(tǒng)不僅可以方便地產(chǎn)生各種雷達(dá)波形，還可以在數(shù)字域靈活地對(duì)陣列天線進(jìn)行相位和幅度加權(quán)，實(shí)現(xiàn)發(fā)射波束快速、高精度的控制，從而實(shí)現(xiàn)雷達(dá)波形產(chǎn)生、波形捷變與幅相控制的一體化設(shè)計(jì)[1]。

對(duì)于多通道DDS芯片而言，通道隔離度指標(biāo)至關(guān)重要。當(dāng)DDS通道隔離度較低時(shí)，通道間相互干擾較大，造成所生成的波形頻譜純度降低，甚至成為頻譜中主要諧波點(diǎn)，因而大大影響了雷達(dá)系統(tǒng)的辨別能力和抗干擾能力。

目前國(guó)際與國(guó)內(nèi)在多通道DDS方面的文獻(xiàn)多集中在其雜散抑制方法的研究與探討上[2-3]，鮮有文獻(xiàn)對(duì)其通道隔離度的提高和優(yōu)化進(jìn)行分析。本文從封裝的角度出發(fā)，提出了一種應(yīng)用于多通道DDS的CBGA封裝設(shè)計(jì)，并對(duì)該封裝的DDS通道隔離度的影響因素進(jìn)行了分析，給出實(shí)際設(shè)計(jì)中的解決措施和仿真結(jié)果，最后通過(guò)對(duì)器件的實(shí)際測(cè)試驗(yàn)證了優(yōu)化設(shè)計(jì)的有效性。測(cè)試結(jié)果表明，基于本文設(shè)計(jì)方法得到的4通道DDS產(chǎn)品的通道隔離度大于-65 dB，可滿足雷達(dá)系統(tǒng)應(yīng)用需求。

1　CBGA封裝結(jié)構(gòu)設(shè)計(jì)

隨著集成電路封裝的不斷發(fā)展，封裝類(lèi)型越來(lái)越多，一般根據(jù)所需封裝芯片的引腳數(shù)和性能確定具體的形式。本文提出的4通道DDS芯片由于有149個(gè)引腳而采用了CBGA的封裝形式。該類(lèi)型的封裝具有氣密性好、可靠性高及散熱性能好的優(yōu)點(diǎn)。圖1為4通道DDS所設(shè)計(jì)的CBGA封裝基板結(jié)構(gòu)示意圖。該封裝結(jié)構(gòu)主體由多層陶瓷基板制作而成，依照管殼廠商提供的設(shè)計(jì)規(guī)則，基板的疊層結(jié)構(gòu)由上而下依次為鍵合指層、電源和地、信號(hào)、電源和地、電源、地。整個(gè)鍵合線引腳分布在同一個(gè)臺(tái)階上，可與半導(dǎo)體芯片所對(duì)應(yīng)的引腳采用引線鍵合的方式實(shí)現(xiàn)電學(xué)連接。這樣CBGA的封裝結(jié)構(gòu)由基板、陶瓷外殼、鍵合線及其它材料組成。

圖2為利用Cadence SPB軟件設(shè)計(jì)的CBGA基板布線示意圖。其中關(guān)鍵信號(hào)走線的長(zhǎng)度在5～7mm之間，加上鍵合線長(zhǎng)度，走線的物理尺寸大于所對(duì)應(yīng)工作波長(zhǎng)的十分之一。接下來(lái)采用HFSS仿真設(shè)計(jì)方法，將圖2中的模型通過(guò) Ansoft Link軟件導(dǎo)入到 HFSS中，對(duì) CBGA基板設(shè)計(jì)進(jìn)行優(yōu)化。

圖1　CBGA封裝疊層圖

圖2　CBGA基板布線示意圖

2　CBGA封裝隔離度優(yōu)化與設(shè)計(jì)

從封裝的角度來(lái)說(shuō)，串?dāng)_效應(yīng)是導(dǎo)致多通道DDS隔離度變差的主要原因。串?dāng)_是指兩條信號(hào)線通過(guò)之間互感和互容的耦合引起的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。在多通道DDS器件中，通道隔離度是串?dāng)_的一種特殊表現(xiàn)方式，是DDS輸出端性能好壞的一個(gè)重要指標(biāo)[4-6]。

根據(jù)圖3封裝在HFSS中的模型，首先對(duì)BGA基板進(jìn)行仿真，提取了8個(gè)端口的S參數(shù)[7]。多通道隔離度仿真結(jié)果如圖4所示，S27為通道間的隔離度仿真結(jié)果，從圖中可以看出，在頻率400 MHz處隔離度為-47 dB，通道間的隔離效果較差，不能滿足系統(tǒng)設(shè)計(jì)要求。

圖3　輸出通道的走線分布

圖4　原始走線情況下的隔離度仿真結(jié)果

通過(guò)分析4個(gè)輸出通道的基板走線，為了提高通道隔離度，采取了增大通道間距離和分割參考平面這兩種優(yōu)化方法。優(yōu)化方法以及優(yōu)化后的仿真結(jié)果與原始走線仿真結(jié)果對(duì)比如下文所述。

2.1增大通道間距離

為了減小串?dāng)_，提高通道隔離度，將通道OUT0和OUT1差分對(duì)間的一個(gè)焊球作為GND，這樣兩個(gè)差分對(duì)間的距離增大約1mm。另外為了減小信號(hào)回流路徑，在差分信號(hào)過(guò)孔的兩側(cè)增加地回流過(guò)孔，地回流過(guò)孔的孔徑與信號(hào)過(guò)孔孔徑相同，優(yōu)化后基板模型如圖5所示。

圖5　拉大通道間距離后的基板

仿真得到的隔離度結(jié)果如圖6所示?？梢钥闯?，在400 MHz處，隔離度為-56 dB，與原走線相比，隔離度提高了9 dB，這是由于增大通道間的距離導(dǎo)致微帶線間的互感系數(shù)降低，因此可以在一定程度上改善通道間的隔離度。

圖6　拉大距離后的隔離度仿真結(jié)果

2.2分割參考平面

另一種通道隔離度改善的優(yōu)化方式是將包裹信號(hào)層上下的地參考平面在兩個(gè)通道之間分割開(kāi)，優(yōu)化后的模型如圖7所示。

圖7　參考平面分割后的基板

由于把包裹信號(hào)層的地參考平面分割開(kāi)來(lái)能夠縮短地回流路徑，降低參考平面之間的耦合，因而隔離度得到了提高，仿真結(jié)果如圖8所示。從圖8中可以看出，隔離度有明顯的改善，約為-72 dB，相對(duì)于增大通道間距離，隔離度提高了約16 dB。

圖8　參考平面分割后的隔離度仿真結(jié)果

通過(guò)優(yōu)化仿真對(duì)比發(fā)現(xiàn)，通道間的參考平面是影響通道間隔離度的主要因素，另外增大通道間距離和在通道間放置地回流孔對(duì)隔離度也有一定的改善。

提取上述優(yōu)化方式改進(jìn)后的CBGA封裝RLC等效電路，采用cadence ADE對(duì)帶上封裝寄生的多通道DDS芯片進(jìn)行仿真，其通道隔離度仿真值約為-71.54 dB（如圖9所示），與圖8的仿真結(jié)果高度一致。

圖9　通道隔離度仿真結(jié)果

3　實(shí)測(cè)結(jié)果

采用R&S公司的頻譜分析儀FSW和信號(hào)源N5171B對(duì)該DDS芯片進(jìn)行測(cè)量，測(cè)試平臺(tái)如圖10所示。通過(guò)配置控制字使通道OUT0輸出400 MHz，通道OUT1輸出390 MHz，測(cè)量通道OUT0中400 MHz信號(hào)和390 MHz的信號(hào)輸出幅度，二者的差值即為通道隔離度。圖11為通道隔離度的實(shí)測(cè)結(jié)果，隔離度約為-69 dB，實(shí)測(cè)結(jié)果和仿真結(jié)果基本一致，從而證實(shí)了基于CBGA技術(shù)的多通道DDS封裝隔離度設(shè)計(jì)的有效性和實(shí)用性。

圖10　測(cè)試平臺(tái)

圖11　通道隔離度測(cè)試結(jié)果

4　結(jié)論

本文提出了一種應(yīng)用于多通道DDS的CBGA封裝設(shè)計(jì)，并利用 Ansoft HFSS軟件對(duì)多通道 DDS產(chǎn)品的CBGA封裝進(jìn)行了隔離度仿真，然后提出了優(yōu)化方法并再次加以仿真驗(yàn)證，最后通過(guò)實(shí)測(cè)驗(yàn)證了所提出的優(yōu)化設(shè)計(jì)及仿真方法的有效性，為高隔離度的多通道DDS產(chǎn)品工程設(shè)計(jì)提供了參考。

[1]張明友.數(shù)字陣列雷達(dá)和軟件化雷達(dá)[M].北京：電子工業(yè)出版社，2008.

[2]何善亮，馬驍，田浩，等.一種基于二次項(xiàng)逼近的DDS算法及其實(shí)現(xiàn)[J].電訊技術(shù)，2012(12)：1946-1951.

[3]張熙，王曉峰，邵春暉.基于DDS技術(shù)的雜散分析及抑制方法[J].微計(jì)算機(jī)信息，2008(14)：295-297.

[4]Eric Bogation.Signal and power Integrity-Simplified[M]. Prentice Hall PTR，2009.

[5]尹昌剛.PCB板級(jí)串?dāng)_仿真改善 ADC無(wú)雜散動(dòng)態(tài)范圍指標(biāo)[C].ANSYS 2011中國(guó)用戶大會(huì)優(yōu)秀論文，2011.

[6]AD5379[EB/OL].http://www.analog.com/cn/products/digital-to-analog-converters/da-converters/ad5379.html.

[7]李明洋.HFSS電磁仿真設(shè)計(jì)應(yīng)用詳解[M].北京：人民郵電出版社，2010.

Design of multi-channels DDS packaging isolation based on CBGA

Chang Denghui，Liu Shukai，Tian Hao，He Shanliang
(Chengdu CORPRO Technology Co.，Ltd.，Chengdu 610041，China)

A CBGA(Ceramic Ball Grid Array)technology of multi-channels DDS(Direct Digital Synthesizer)packaging structure was introduced in this paper，proposed an improved isolation of the CBGA substrate form and used Ansoft HFSS software simulation to optimize the substrate before and after the isolation.The real test of the proposed design was carried out finally.The test results were in good accordance with simulation results,which show that the proposed optimization design can improve the isolation of multi-channel DDS and provide reference for the design of high-isolation DDS.

channel isolation；DDS；crosstalk；CBGA

TN402

A

10.16157/j.issn.0258-7998.2016.05.010

常登輝（1987-），通信作者，男，碩士，工程師，主要研究方向：模擬集成電路設(shè)計(jì)，E-mail：changdh2010@163.com。

劉樹(shù)凱（1987-），男，碩士，工程師，主要研究方向：高速CMOS混合信號(hào)集成電路設(shè)計(jì)。

田浩（1981-），男，博士，高級(jí)工程師，主要研究方向：雷達(dá)信號(hào)處理及微電子集成電路抗幅照加固設(shè)計(jì)研究。

中文引用格式：常登輝，劉樹(shù)凱，田浩，等.基于 CBGA的多通道 DDS封裝隔離度設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42 (5)：36-38，41.

英文引用格式：Chang Denghui，Liu Shukai，Tian Hao，et al.Design of multi-channels DDS packaging isolation based on CBGA[J]. Application of Electronic Technique，2016，42(5)：36-38，41.