基于FPGA WSN輪詢接入控制協(xié)議的研究

劉龍軍，丁洪偉，柳虔林,2，劉正綱

（1. 云南大學信息學院，云南 昆明 650091；2. 云南省軍區(qū)，云南 昆明 650051）

基于FPGA WSN輪詢接入控制協(xié)議的研究

劉龍軍1，丁洪偉1，柳虔林1,2，劉正綱1

（1. 云南大學信息學院，云南 昆明 650091；2. 云南省軍區(qū)，云南 昆明 650051）

媒體接入控制（MAC）協(xié)議是連接物理鏈路和網(wǎng)絡層直接的紐帶，是保證網(wǎng)絡高效通信的關鍵協(xié)議之一。根據(jù)無線傳感器網(wǎng)絡匯聚節(jié)點的工作特性，首次以FPGA（field programmable gate array）對輪詢機制的接入控制協(xié)議進行了設計和實現(xiàn)。該設計充分利用FPGA的靈活性和可重構(gòu)性的特點，采用硬件描述語言Verilog HDL和原理圖相結(jié)合的方法，使用QuartusⅡ8.0進行綜合和布線，在DE2開發(fā)板上進行測試。該設計具有實時性好、可靠性高、可移植性強等特點，能夠有效減小傳輸時延，提高總線利用率?？蓮V泛應用于無線傳感器網(wǎng)絡、軟件無線電網(wǎng)絡、ad hoc網(wǎng)絡、軍用綜合業(yè)務網(wǎng)絡、移動通信網(wǎng)絡、物聯(lián)網(wǎng)等領域。

無線傳感器網(wǎng)絡；限定服務；排隊隊長；輪詢周期；吞吐量；FPGA

1 引言

近年來，分簇算法在無線傳感器網(wǎng)絡（WSN,wireless sensor network）中得到了廣泛應用，與ad hoc網(wǎng)絡相比，它更偏重于保持網(wǎng)絡整體消耗能量的均衡，避免“熱點”問題出現(xiàn)，盡可能地使網(wǎng)絡節(jié)點中信息分組的平均排隊隊長縮短[1]。文獻[2]提出一種負載均衡和高效節(jié)能的分簇算法，可依據(jù)節(jié)點的具體距離，建立目標簇并調(diào)整網(wǎng)絡運行所覆蓋的區(qū)域，進而縮短節(jié)點中信息分組的平均排隊隊長，進一步延長網(wǎng)絡生存時間，實現(xiàn)系統(tǒng)負載均衡。文獻[3]針對快速動態(tài)系統(tǒng)對模型預測控制實時性和微型化需求，提出了一種現(xiàn)場可編程門陣列（FPGA, field programmable gate array）實現(xiàn)方法。文獻[4]針對WSN自組網(wǎng)需求，提出了一種基于FPGA的高速運算處理的對等網(wǎng)絡節(jié)點的自組網(wǎng)設計方法，構(gòu)建了WSN專用設計IP核，以解決各種不同的WSN網(wǎng)絡層路由協(xié)議和各類WSN應用問題。文獻[5]在介紹RapidIO協(xié)議和Serial IPcore用戶接口基礎上,描述了 Serial RapidIO（SRIO）交換架構(gòu)在 FPGA上的編程方法,并采用雙緩存機制實現(xiàn)了位寬和數(shù)據(jù)流速的轉(zhuǎn)換,實現(xiàn)了多SRIO節(jié)點間的高速數(shù)據(jù)通信功能。文獻[6]針對惡劣環(huán)境現(xiàn)場數(shù)據(jù)采集難題,采用WSN設計了一種高精度數(shù)據(jù)采集系統(tǒng)，其網(wǎng)絡節(jié)點以FPGA為主控芯片,采用模塊化設計思想，在24 kHz采樣率下實現(xiàn)監(jiān)測區(qū)域內(nèi)頻率為1 kHz的不同聲音信號高精度采集。

從上述研究工作中不難看出，分簇可以對WSN節(jié)點做層次劃分。一個簇是由2個或2個以上的相鄰傳感器節(jié)點構(gòu)成，每個簇要選擇簇內(nèi)的一個節(jié)點作為簇首。在具體組網(wǎng)時，各個簇的簇首節(jié)點負責對簇內(nèi)的數(shù)據(jù)進行收集、融合和傳輸，從而減少數(shù)據(jù)通信量，當網(wǎng)絡結(jié)構(gòu)發(fā)生變化時，簇結(jié)構(gòu)進行更新，以維護網(wǎng)絡的正常運轉(zhuǎn)[7]。在分簇算法中，簇首節(jié)點會根據(jù)需要作周期替換，如果當前簇首無法滿足要求，則由滿足的節(jié)點替換當前簇首節(jié)點成為新的簇首；選定新的簇首后，簇結(jié)構(gòu)就確定了下來，相應的自組織網(wǎng)絡也變?yōu)橄鄬潭ǖ拇亟Y(jié)構(gòu)，簇內(nèi)各個節(jié)點由簇首節(jié)點依次對其進行查詢并傳輸信息；部分WSN節(jié)點會在固定的時間段進入休眠狀態(tài)，在信息采集時會被喚醒，因此，WSN的簇內(nèi)節(jié)點也不是絕對穩(wěn)定的[8]。

在無線傳感器網(wǎng)絡中，當某個節(jié)點的能量耗盡、離開所在簇或處于休眠狀態(tài)時，該節(jié)點就會從輪詢表中被刪除，其后的節(jié)點會得到該節(jié)點的順序號，后面節(jié)點順序依次修改。本文對簇內(nèi)節(jié)點采用限定（K=1）輪詢服務控制方式[9]，得到如表 1所示的 4節(jié)點的輪詢表 ，簇首節(jié)點發(fā)出廣播信息，再通過各節(jié)點反饋信息建立輪詢表，這樣便建立起一種新的基于輪詢控制WSN分簇MAC協(xié)議模型（如圖1所示）。這里對輪詢控制機制說明如下。

1) 用1, 2, 3, …, N來標明WSN中簇首節(jié)點對簇內(nèi)節(jié)點的查詢順序。

2) 采用限定（K=1）服務策略實現(xiàn)WSN簇首對簇內(nèi)各節(jié)點中數(shù)據(jù)的收集、融合，即當某個節(jié)點獲得服務時，簇首為該節(jié)點發(fā)送一個信息分組，經(jīng)過一個輪詢轉(zhuǎn)換時間后，開始查詢下一個節(jié)點。該服務策略對各節(jié)點服務是均等的，因而提高了整個系統(tǒng)的公平性。

3) 類似地，N取其他值的情況可以由 N=4的輪詢表依次得出，這樣就可構(gòu)建出一個大型 WSN自組織網(wǎng)絡，而且可以采用所提出的MAC協(xié)議模型來進行描述。

表1無線傳感器網(wǎng)絡簇首輪詢

圖1WSN分簇輪詢控制MAC協(xié)議模型

FPGA自問世以來，在通信領域一直是其主戰(zhàn)場。與專用集成電路（ASIC, application specific integrated circuit）相比，F(xiàn)PGA開發(fā)周期更短，與通用數(shù)字信號處理（DSP, digital signal processing）芯片相比，F(xiàn)PGA更具優(yōu)勢和競爭力。FPGA具有的邏輯單元是百萬級的，運算速度快，靈活性高，可擴展性好，可移植性強，具有可重復編程和可完全重新配置的優(yōu)良性能[10]。在通信領域，協(xié)議扮演著重要角色。目前，單一制式、單一標準的通信協(xié)議難以生存，多標準通信協(xié)議便成為演進方向，其演進時間不是同步的，傳統(tǒng)的ASIC應用范圍在縮小，而FPGA應用范圍在擴大，并占據(jù)著市場的主導地位。此外，通信產(chǎn)品個性化需求日益突顯，產(chǎn)品需求也是多樣化的。FPGA所具有的可編程性、靈活性，使其成為通信產(chǎn)品應用首選。因此，基于該模型采用FPGA來設計MAC協(xié)議具有很重要的現(xiàn)實意義。

2 相關性能分析

基于WSN分簇輪詢控制MAC協(xié)議模型，利用限定（K=1）輪詢服務系統(tǒng)的分析方法和結(jié)果，采用PGF概率母函方法以及LST方法來建立相應的數(shù)學模型，通過研究解析，獲得簇首和節(jié)點的特性參數(shù)[11]。參照圖1所示的控制機制，對系統(tǒng)的工作條件假設如下。

1) 由一個簇首和N個節(jié)點組成的WSN網(wǎng)絡，簇首對節(jié)點信息采集分組數(shù)的隨機變量服從一個相互獨立、同分布的概率分布；到達i號節(jié)點存儲器內(nèi)的信息分組服從泊松分布，到達率為iλ=λ。

2) 節(jié)點在獲得信息傳輸權(quán)后，按照限定（K=1）服務規(guī)則，發(fā)送一個信息分組，其傳輸時間隨機變量服從一個相互獨立、同分布的概率分布，其傳輸時間隨機變量的概率母函數(shù)、均值和方差分別為和

3) 在一個簇中，N個節(jié)點的輪詢轉(zhuǎn)換時間隨機變量服從一個相互獨立、同分布的概率分布，其概率母函數(shù)、均值分別為和

4) 在tn時刻，系統(tǒng)的概率母函數(shù)為

根據(jù)圖1所示的分簇輪詢控制MAC協(xié)議模型，在WSN中使用限定（K=1）服務的MAC控制協(xié)議模型的相關性能指標分別如下。

1) 在 WSN中使用限定（K=1）服務的 MAC控制協(xié)議時系統(tǒng)的平均循環(huán)周期為

其中，ρ=λβ為系統(tǒng)工作強度。

2) 在 WSN中使用限定（K=1）服務的 MAC控制協(xié)議時系統(tǒng)中平均存儲的信息分組數(shù)為

3) WSN中使用限定（K=1）服務的MAC控制協(xié)議時系統(tǒng)的吞吐量為

4) 根據(jù)如圖1所示的分簇輪詢控制MAC協(xié)議模型，假設節(jié)點中信息分組到達過程服從到達率為λ的泊松分布；節(jié)點信息分組傳輸過程以及查詢轉(zhuǎn)換過程服從均值分別為β和γ的均勻分布，數(shù)據(jù)在傳輸過程中無差錯，依據(jù)式(2)～式(4)便可求得節(jié)點信息分組的平均排隊隊長和系統(tǒng)的平均循環(huán)周期，采用計算機仿真實驗方法可驗證理論分析和計算結(jié)果的正確性。

3 系統(tǒng)模塊化設計

根據(jù)FPGA自頂向下的設計特點，限定（K=1）服務輪詢控制系統(tǒng)的實現(xiàn)需要對其分模塊進行設計[12]。根據(jù)系統(tǒng)的原理，在設計時，以包含4個網(wǎng)絡節(jié)點為例，把系統(tǒng)分為信源模塊、senor node模塊、輪詢控制模塊和接收站點模塊分別進行設計。

3.1 信源模塊設計

由限定（K=1）服務輪詢控制策略的原理可知，信源模塊需要產(chǎn)生具有一定到達率λ且符合泊松分布的信息分組，以此代表senor node所采集到的信息數(shù)據(jù)。FPGA是硬件電路，易產(chǎn)生偽隨機數(shù)，但要產(chǎn)生符合泊松分布的偽隨機序列是比較困難的。設計時，利用matlab中的poissrnd函數(shù)產(chǎn)生泊松分布序列，并設定λ值。利用FPGA的ROM對產(chǎn)生的泊松分布序列進行讀取，再通過一定的映射轉(zhuǎn)換關系，得到多位數(shù)據(jù)輸出，即為信源產(chǎn)生的信息分組。便于檢驗，設計中輸出的每一個信息分組的數(shù)據(jù)值都為10101010。

3.2 senor node模塊設計

senor node模塊要具備信息分組的存儲功能，要能夠在讀、寫信號的控制下，按照FCFS的順序進行信息分組的存入和讀出[13]。圖2是利用4個異步FIFO設計的senor node模塊。當輪詢到某一節(jié)點時，首先判斷該節(jié)點儲器內(nèi)是否有需要發(fā)送的信息分組，若“empty”為高電平，說明存儲器為空，則無信息分組需要發(fā)送，就轉(zhuǎn)去輪詢下一個節(jié)點；若“empty”為低電平，則發(fā)送該senor node存儲器內(nèi)最先進入的那一個信息分組，之后轉(zhuǎn)去查詢下一個節(jié)點。這與senor node模塊所要實現(xiàn)的功能是一致的。

圖2senor node模塊FPGA電路設計

3.3 輪詢控制模塊設計

輪詢控制模塊是系統(tǒng)按照限定（K=1）服務策略工作的控制中心。圖3為輪詢控制模塊的狀態(tài)轉(zhuǎn)換。當服務器訪問到某一節(jié)點，即該節(jié)點的服務信號c=1時，若其存儲器內(nèi)有需要發(fā)送的信息分組（即empty=0），則為該senor node發(fā)送一個信息分組（即K=1）；若empty=1，說明該senor node無信息分組要發(fā)送，則轉(zhuǎn)到下一個節(jié)點（即 K=0）。這與限定（K=1）服務策略是相符的。

3.4 接收站點模塊設計

接收站點模塊需要完成從總線上正確讀取所對應的senor node發(fā)送的信息分組的功能。由于總線的利用率不可能達到 100%，在接收時就需要濾除總線空閑時的全零錯誤數(shù)據(jù)[14]。圖4是接收站點模塊電路。當輪詢控制信號s有效，即該接收站點所對應的senor node正在接受服務器服務且總線數(shù)據(jù)不是錯誤數(shù)據(jù)時，把此時總線上的數(shù)據(jù)存儲在FIFO內(nèi)。通過始終置為高電平的讀取控制信號r，在FIFO不為空（empty=0）時，讀取FIFO內(nèi)的數(shù)據(jù)，即為該站點接收到的信息分組。

圖3輪詢控制模塊狀態(tài)機

3.5 系統(tǒng)頂層設計

圖4接收站點模塊電路

依據(jù)限定（K=1）服務輪詢系統(tǒng)原理，將信源模塊、senor node模塊、輪詢控制模塊和接收站點模塊連接構(gòu)成系統(tǒng)。圖5為系統(tǒng)的FPGA頂層設計圖。4個信源模塊各自產(chǎn)生符合泊松分布的信息分組，4個senor node在輪詢控制模塊的控制下，按照限定（K=1）服務策略發(fā)送各自存儲器內(nèi)的信息分組。4個senor node發(fā)送的信息分組經(jīng)或門電路后傳到總線上。由于4個senor node不可能同時發(fā)送信息分組，故此處不會發(fā)生數(shù)據(jù)沖突。4個接收站點從總線上讀取各自所對應的senor node發(fā)送的信息分組,以此驗證所設計的系統(tǒng)是否完成了信息分組正確傳送的控制功能。

圖5系統(tǒng)頂層設計

4 系統(tǒng)評估

4.1 仿真測試

利用QuartusⅡ8.0進行綜合和布線，系統(tǒng)工作時鐘CLK周期設定為1 ns，復位信號rst低電平時系統(tǒng)復位，高電平時系統(tǒng)正常工作。對所設計的系統(tǒng)進行仿真，得到如圖6所示的仿真結(jié)果。把所設計的系統(tǒng)下載到DE2 Cyclone Ⅱ2c35 F672c6開發(fā)板上進行測試，其結(jié)果與仿真結(jié)果一致。

圖6系統(tǒng)仿真結(jié)果

圖6為所設計的限定（K=1）服務輪詢系統(tǒng)仿真結(jié)果。圖中d4為4號senor node發(fā)送的信息分組，r4為4號接收站點接收到的信息分組。二者數(shù)據(jù)值完全相同，且都是10101010，這與信源所產(chǎn)生8位信息分組的值是一致的。與d4相比，r4在時間上有一個時隙（8 ns）的時延，這與一般的通信系統(tǒng)相比，延時是非常小的[15]，其他3個senor node的情況與4號senor node相同。pbus為總線上傳輸?shù)男畔⒎纸M，pbus為0的時段非常短，且都是在senor node間輪詢轉(zhuǎn)換時出現(xiàn)的，比起一般的系統(tǒng)，總線的利用率是相對較高的。圖6中s1、s2、s3、s4為4個senor node獲得發(fā)送權(quán)的標識信號，可以看出，4個senor node是按邏輯順序依次接受服務器輪詢訪問的，且獲得發(fā)送權(quán)的senor node只發(fā)送了一個信息分組。比起完全服務輪詢控制策略和門限服務輪詢控制策略，限定（K=1）服務輪詢控制策略規(guī)定了網(wǎng)絡中每個senor node接受簇首節(jié)點服務的機會是均等的，不會因為每個senor node信息分組的到達率不同而改變，保證了系統(tǒng)的公平性。此外，對于一些突發(fā)業(yè)務的出現(xiàn)，限定（K=1）服務輪詢控制策略以其穩(wěn)定的服務時長和輪詢周期，保證了QoS。從仿真結(jié)果中可以知道，4個senor node是輪流接受簇首節(jié)點服務的，有效防止了多個 senor node同時發(fā)送信息分組而產(chǎn)生的碰撞。這與設計的初衷是相符的。

4.2 統(tǒng)計分析

根據(jù)限定（K=1）服務輪詢系統(tǒng)的原理，可得到該系統(tǒng)平均排隊隊長、平均輪詢周期和吞吐量的統(tǒng)計表達式。

平均排隊隊長

平均輪詢周期

系統(tǒng)吞吐量

其中，Ngro(i)為仿真過程中第i（i=1,2,3,4）號senor node在每次被訪問時其存儲器內(nèi)的信息分組數(shù)的累加值，Ngro為總線上傳輸?shù)男畔⒎纸M的總數(shù)，Ncp為統(tǒng)計循環(huán)周期總數(shù)，Tall為仿真總時長。通過對仿真過程中的Ngro(i)、Ngro、Ncp進行統(tǒng)計，就可求得系統(tǒng)的平均排隊隊長、平均輪詢周期和吞吐量。表 2是利用式(2)～式(7)分別計算了在分組到達率λ=0.1、服務時間β=1、轉(zhuǎn)換時間γ=1和仿真時長Tall=100μs 、Tall=300μs 、Tall=400μs 、Tall=600μs 、Tall=800μs 條件下的平均排隊隊長、平均輪詢周期和系統(tǒng)吞吐量的理論值和統(tǒng)計值。

表2統(tǒng)計值和理論值對比

表2中的仿真統(tǒng)計值和理論值是非常接近的，且隨著仿真時長的增加，統(tǒng)計值是向著理論值逐漸收斂的，這與理論實際是一致的。

5 結(jié)束語

本文根據(jù)WSN節(jié)點的工作特點和實際需求，利用FPGA對WSN中采用限定(K=1)服務輪詢控制策略的接入控制協(xié)議進行了設計。采用這種控制協(xié)議，無論各個站點的信息分組以何種到達率到達，服務器每次只對一個站點的一個信息分組進行服務，這比門限服務策略和完全服務策略更具公平性。與競爭型的MAC協(xié)議相比，該輪詢控制協(xié)議能夠有效避免數(shù)據(jù)沖突，以及發(fā)生沖突時造成的能量損耗。

通過對所設計的限定(K=1)服務輪詢控制協(xié)議仿真測試和實驗結(jié)果的統(tǒng)計分析，驗證了所設計的協(xié)議能夠較好地確保WSN節(jié)點信息分組按照相應服務規(guī)則實現(xiàn)無沖突、無差錯發(fā)送和接收，并且在指標參數(shù)上都達到了要求，達到了系統(tǒng)設計目標要求。從理論與實際分析看，所設計 MAC協(xié)議能夠有效避免數(shù)據(jù)沖突、減小傳輸時延、提高系統(tǒng)吞吐量和總線利用率，且具有較強的擴展性，可廣泛用于無線傳感器網(wǎng)絡、軟件無線電網(wǎng)絡、ad hoc網(wǎng)絡、軍用綜合業(yè)務網(wǎng)絡、移動通信網(wǎng)絡、物聯(lián)網(wǎng)等領域。

[1]韓志杰, 王汝傳, 凡高娟. 一種基于ARMA的WSN非均衡分簇路由算法[J]. 電子學報, 2010, 38(4): 884-893.HAN Z J,WANG R C,FAN G J. An algorithm of WSN non equilibrium clustering routing based on ARMA[J].Acta Electronica Sinica,2010, 38(4):884-893.

[2]ISHMANOV F, SUNG W K. Distributed clustering algorithm with load balancing in wireless sensor network[C]//Proceeding of WRI World Congress on Computer Science and Information Engineering.2009: 19-23.

[3]許芳, 靳偉偉, 陳虹. 一種模型預測控制器的 FPGA 硬件實現(xiàn)[J].吉林大學學報(工學版), 2014, 44(4): 1042-1050.XU F, JIN W W, CHEN H. FPGA hardware implementation of a model predictive controller[J].Journal of Jilin University, 2014, 44(4):1042-1050.

[4]黃茂芹. 基于FPGA的無線傳感器網(wǎng)絡自組網(wǎng)設計[J]. 中國新通信,2015, 38(5): 22-26.HUANG M Q. Design of wireless sensor network based on FPGA[J].China New Telecommunications, 2015, 38(5): 22-26.

[5]許樹軍, 牛戴楠, 王銳. 基于FPGA的Serial RapidIO協(xié)議的設計與實現(xiàn)[J]. 雷達與對抗, 2015, 35(4): 36-40.XU S J, NIU D N, WANG R. Design and implementation of RapidIO Serial protocol based on FPGA[J].RADAR amp; ECM, 2015,35(4): 36-40.

[6]洪萬帆, 蘇淑靖. 基于無線傳感器網(wǎng)絡的數(shù)據(jù)采集系統(tǒng)設計[J]. 電子器件，2016, 39(1): 38-44.HONG W F,SU S J. Design of data acquisition system based on wireless sensor network[J]. Chinese Journal of Electron Devices, 2016,39(1): 38-44.

[7]王瑞錦, 秦志光, 王佳昊. 無線傳感器網(wǎng)絡分簇路由協(xié)議分析[J].電子科技大學學報, 2013, 156(3): 298-304.WANG R J, QIN Z G, WANG J H. Cluster based routing protocol for wireless sensor networks[J]. Journal of University of Electronic Science and Technology of China, 2013, 156(3): 298-304.

[8]胡靜, 沈連豐, 宋鐵成.新的無線傳感器網(wǎng)絡分簇算法[J]. 通信學報, 2008, 29(7): 20-26.HU J, SHEN L F, SONG T C. New clustering algorithm for wireless sensor networks[J]. Journal on Communications, 2008, 29(7): 20-26.

[9]丁洪偉, 柳虔林, 趙一帆. 多級門限服務輪詢系統(tǒng)理論及應用研究[M]. 昆明: 云南大學出版社, 2015.DING H W, LIU Q L, ZHAO Y F. Theory and application of multi level threshold service polling system[M]. Kunming: Yunnan University Press, 2015.

[10]孫巖, 唐紹炬, 羅紅. 基于FPGA的多媒體傳感器網(wǎng)絡網(wǎng)關的設計與實現(xiàn)[J]. 電子學報, 2012, 40(4): 625-631.SUN Y, TANG S J, LUO H. Design and implementation of multimedia sensor network gateway based on FPGA[J]. Acta Electronica Sinica,2012, 40(4): 625-631.

[11]官錚, 錢文華, 虞美樂. 支持緊急通信的無線認知網(wǎng)絡頻譜接入方法[J]. 通信學報, 2012, 33(Z2): 182-188.GUAN Z,QIAN W H,YU M L. Wireless cognitive network spectrum access method for emergency communication[J].Journal on Communications, 2012, 33(Z2): 182-188.

[12]楊海鋼, 孫嘉斌, 王慰. FPGA 器件設計技術發(fā)展綜述[J]. 電子與信息學報，2010, 32(3): 714-727.YANG H G, SUN J B, WANG W. Review on the development of FPGA device design technology[J]. Journal of Electronics and Information Technology, 2010, 32(3): 714-727.

[13]王曉巖, 胡慶生, 孫榮久.基于復數(shù)基的RS譯碼器的FPGA優(yōu)化實現(xiàn)[J]. 通信學報, 2003, 24(4): 85-93.WANG X Y, HU Q S, SUN R J. FPGA optimization of RS decoder based on complex number group[J]. Journal on Communications, 2003,24(4): 85-93.

[14]PEI Q Q, CHEN C, XIE W G. Dynamic polling MAC scheme considering emergency access in WSNs based on priorities[J]. China Communications，2012, 108(12): 45-54.

[15]SAIFULLAH, XU Y, LU C Y, CHEN Y X. End-to-end communication delay analysis in industrial wireless networks[J]. IEEE Transactions on Computers, 2015, 64(5): 1361-1374.

Design of polling access control protocol in WSN based on FPGA

LIU Long-jun1, DING Hong-wei1, LIU Qian-lin1,2, LIU Zheng-gang1
（1. School of Information, Yunnan University, Kunming 650091, China;2.Yunnan Military Command Region, Kunming 650051, China）

MAC(media access control) protocol is a direct link between physical and network layer, which is one of the key protocols to ensure high efficient communication. According to the characteristics of WSN (wireless sensor network)nodes, the design and implementation of polling access control protocol based on FPGA (field programmable gate array)were presented for the first time. The design made full use of the characteristics of flexibility and reconfigurability of FPGA. The method of combination of the hardware circuit description language Verilog HDL and the principle diagram was adopted, using Quartus II 8.0 to carry on the synthesis and routing, testing in the DE2. The design has the characteristics of good real-time, high reliability, strong portability, and can effectively reduce the transmission delay and improve the bus utilization. The designed system can be widely used in WSN, software radio network, ad hoc networks, military integrated service network, mobile communications networks, Internet of things as well as other fields.

WSN, limited service, queue length, polling cycle, throughput, FPGA

s:The National Natural Science Foundation of China (No.61461053, No.61461054, No.61072079), The Natural Science Foundation of Yunnan Province (No.2010CD023), The Financial Support of Yunnan University (No.XT412004)

TP393

A

10.11959/j.issn.1000-436x.2016209

2016-01-05；

2016-09-19

國家自然科學基金資助項目（No.61461053, No.61461054, No.61072079）；云南省自然科學基金資助項目(No.2010CD023)；云南大學基金資助項目（No.XT412004）

劉龍軍（1989-），男，陜西商洛人，云南大學碩士生，主要研究方向為通信與信息系統(tǒng)理論、網(wǎng)絡協(xié)議、FPGA開發(fā)等。

丁洪偉（1964-），男，江西于都人，云南大學教授、碩士生導師，主要研究方向為通信與信息系統(tǒng)、網(wǎng)絡與通信工程、輪詢多址通信理論、隨機多址通信系統(tǒng)理論。

柳虔林（1966-），男，云南易門人，云南省軍區(qū)高級工程師，主要研究方向為衛(wèi)星通信技術、短波通信技術、輪詢多址通信理論。

劉正綱（1988-），男，白族，云南昆明人，云南大學碩士生，主要研究方向為通信與信息系統(tǒng)理論、傳感器網(wǎng)絡、FPGA開發(fā)等。