TD-LTE基站基帶芯片物理層控制系統(tǒng)設(shè)計(jì)

閆云超，潘崢嶸

（蘭州理工大學(xué) 電氣工程與信息工程學(xué)院，甘肅 蘭州 730050）

TD-LTE基站基帶芯片物理層控制系統(tǒng)設(shè)計(jì)

閆云超，潘崢嶸

（蘭州理工大學(xué) 電氣工程與信息工程學(xué)院，甘肅 蘭州 730050）

TD-LTE基站基帶芯片的發(fā)展已走向多核化趨勢(shì)，作為T(mén)D-LTE物理層的硬件載體，在芯片性能逐漸提升的同時(shí)，如何高效利用基帶芯片性能以及基帶芯片控制系統(tǒng)的設(shè)計(jì)與開(kāi)發(fā)成為目前急需解決的難題。針對(duì)此問(wèn)題，設(shè)計(jì)了一種高效的物理層控制系統(tǒng)。首先基于3GPP物理層規(guī)范，設(shè)計(jì)了系統(tǒng)狀態(tài)機(jī)，根據(jù)DSP核交互機(jī)制設(shè)計(jì)了基帶數(shù)據(jù)流，在此基礎(chǔ)上設(shè)計(jì)了基帶芯片的多任務(wù)調(diào)度控制系統(tǒng)。最后根據(jù)RTL仿真驗(yàn)證和基帶分析儀器驗(yàn)證，基帶主控系統(tǒng)、DSP處理系統(tǒng)和片上資源有著高效的任務(wù)流水，總體實(shí)現(xiàn)了基帶芯片的物理層功能，且有著較高的多任務(wù)處理效率。

多核DSP；TD-LTE基站；基帶芯片；物理層控制；任務(wù)調(diào)度

LTE（Long Term Evolution）作為3G技術(shù)的長(zhǎng)期演進(jìn)，已成為當(dāng)前移動(dòng)通信領(lǐng)域的主流通信標(biāo)準(zhǔn)。LTE運(yùn)用OFDM和MIMO等關(guān)鍵技術(shù)[1]，向用戶提供更高的數(shù)據(jù)傳輸速率，以及更低的用戶時(shí)延。LTE基站作為L(zhǎng)TE通信的關(guān)鍵環(huán)節(jié)，其擔(dān)負(fù)著用戶數(shù)據(jù)業(yè)務(wù)的編解碼工作[2]。而基帶芯片作為物理層功能的核心部件，采用定制的專用集成電路（ASIC）實(shí)現(xiàn)已不能解決基帶芯片隨著LTE標(biāo)準(zhǔn)的升級(jí)而靈活升級(jí)的大難題，重新設(shè)計(jì)又耗費(fèi)人力物力，因此，高性能多核DSP方案的可升級(jí)和靈活擴(kuò)展特性解決了此難題[3]。在此方案中，基帶的物理層控制系統(tǒng)是物理層多任務(wù)調(diào)度管理中心和高層與物理層算法數(shù)據(jù)的編解碼中心，在數(shù)據(jù)流和控制流中作為關(guān)鍵環(huán)節(jié)而存在，隨著基帶數(shù)據(jù)處理算法模塊的成熟，基帶處理器的物理層控制系統(tǒng)成為提升基帶多任務(wù)處理效率的關(guān)鍵因素，因此，對(duì)基帶芯片的物理層控制系統(tǒng)進(jìn)行研究和設(shè)計(jì)尤為重要。

1 設(shè)計(jì)依據(jù)

TD-LTE基站基帶技術(shù)包括了基于3GPP LTE的物理層的軟硬件設(shè)計(jì)。基于專用基帶芯片進(jìn)行基帶算法的處理成為現(xiàn)今基帶處理共識(shí)，而集成了多核DSP和硬件加速器的設(shè)計(jì)成為提升基帶SOC處理性能的有效途徑[4]。本文基于中國(guó)科學(xué)院計(jì)算技術(shù)研究所自主研發(fā)的動(dòng)芯4 G小型基站基帶芯片，芯片采用了自主化矢量DSP和針對(duì)無(wú)線通信基帶處理優(yōu)化的SIMD/VLIW混合架構(gòu)，提供面向LTE基帶處理優(yōu)化的向量指令集，以及具有512-bit的數(shù)據(jù)并行度和256-bit的指令并行度特性，在LTE的基帶處理方面具有特定的優(yōu)勢(shì)。

基帶芯片整體系統(tǒng)分為基帶處理子系統(tǒng)和基帶控制子系統(tǒng)，整體系統(tǒng)如圖1所示。

基帶處理子系統(tǒng)采用7核矢量DSP架構(gòu)，外加OTX和ORX硬件加速器組成基帶處理平臺(tái)。物理層算法鏈路將映射到基帶處理子系統(tǒng)上，并以此子系統(tǒng)來(lái)完成物理層功能和高效的算法實(shí)現(xiàn)?；诟咝阅蹹SP平臺(tái)，通過(guò)軟件編程的方式可方便實(shí)現(xiàn)3G、4G系統(tǒng)功能的升級(jí)和擴(kuò)展，具有較好的靈活性和多模優(yōu)勢(shì)。

基帶控制子系統(tǒng)集成了雙核CPU架構(gòu)來(lái)承擔(dān)系統(tǒng)控制器，通過(guò)此系統(tǒng)來(lái)控制物理層的動(dòng)態(tài)行為、邏輯關(guān)系和任務(wù)的并行調(diào)度，以及片上資源的控制和任務(wù)配置?；鶐OC由于集成了雙核CPU，內(nèi)置512M DDR內(nèi)存，以及對(duì)外留有擴(kuò)展接口，提升了軟件編程升級(jí)和硬件擴(kuò)展的靈活性。

圖1 基帶芯片架構(gòu)圖

2 物理層控制系統(tǒng)設(shè)計(jì)

2.1 系統(tǒng)狀態(tài)機(jī)設(shè)計(jì)

在3GPP LTE協(xié)議中物理層負(fù)責(zé)向高層提供數(shù)據(jù)傳輸服務(wù)[5]，物理層控制系統(tǒng)作為物理層與高層的橋梁，擔(dān)負(fù)著與高層進(jìn)行消息交互和指示物理層模塊工作兩個(gè)重要功能?；鶐锢韺涌刂葡到y(tǒng)作為一個(gè)高效運(yùn)轉(zhuǎn)的控制中心，良好的狀態(tài)機(jī)設(shè)計(jì)對(duì)控制系統(tǒng)高效運(yùn)行至關(guān)重要。

物理層和高層使用一套基于Request和Indication機(jī)制的API來(lái)進(jìn)行消息交互[6]，由于Request消息傳遞高層信令，物理層控制系統(tǒng)基于此API進(jìn)行狀態(tài)遷移，提升了物理層與高層交互效率，狀態(tài)遷移機(jī)制如圖2所示。

圖2 基帶控制系統(tǒng)狀態(tài)遷移圖

各狀態(tài)和重要消息說(shuō)明：

INIT：初始化，完成后轉(zhuǎn)入IDLE。

IDLE：等待PARAM.request請(qǐng)求，并返回物理層支持的全部特性信息。

CFG：收到CONFIG.request或STOP.request切換到此狀態(tài)，配置物理層。

RUN：收到START.request切換到此狀態(tài)，開(kāi)始運(yùn)行，進(jìn)行SUBFRAM消息交互。

基帶芯片作為物理層的硬件載體，基帶控制子系統(tǒng)需要進(jìn)行多個(gè)模塊的運(yùn)行狀態(tài)控制和多任務(wù)的調(diào)度，通過(guò)建立全局的狀態(tài)和狀態(tài)切換機(jī)制使得程序運(yùn)行更高效，且易于后續(xù)升級(jí)開(kāi)發(fā)和維護(hù)。

2.2 DSP核交互機(jī)制設(shè)計(jì)

對(duì)于每個(gè)DSP核，由于其具備單獨(dú)運(yùn)行特性，作為基帶處理子系統(tǒng)的一個(gè)執(zhí)行單元，與外部進(jìn)行良好的數(shù)據(jù)和控制信息的交互才能提供高效的任務(wù)協(xié)作能力。每個(gè)DSP核均在外部留有數(shù)據(jù)和信號(hào)量（Semaphre，SEM）接口用來(lái)同外部模塊進(jìn)行交互，DSP核在獨(dú)立運(yùn)行時(shí)通過(guò)信號(hào)量的方式接受主控的控制，其運(yùn)行邏輯如圖3中所示。DSP在上電后進(jìn)入Reset狀態(tài)，通過(guò)條件觸發(fā)進(jìn)行內(nèi)部狀態(tài)和任務(wù)的切換，觸發(fā)可來(lái)自外部輸入的信號(hào)量或內(nèi)部運(yùn)行邏輯的轉(zhuǎn)換，通過(guò)CPU核發(fā)來(lái)的信號(hào)量即可通過(guò)此機(jī)制進(jìn)行DSP任務(wù)的調(diào)度以及時(shí)序的同步。

圖3 DSP核運(yùn)行與信息交互示意圖

2.3 基帶數(shù)據(jù)流設(shè)計(jì)

TD-LTE基站物理層算法分為下行發(fā)送鏈路和上行接收鏈路兩個(gè)部分，基帶數(shù)據(jù)基于鏈路進(jìn)行數(shù)據(jù)的模塊級(jí)傳輸和編解碼工作[7]。在數(shù)據(jù)流的設(shè)計(jì)中，在提升數(shù)據(jù)處理速度和改善處理算法之外，由于數(shù)據(jù)量較大，減少數(shù)據(jù)流動(dòng)次數(shù)、提升數(shù)據(jù)搬運(yùn)速度和利用多核優(yōu)勢(shì)處理數(shù)據(jù)成為提升處理效率的最有效方法。

根據(jù)基帶SOC片上資源和3GPP物理層協(xié)議，下行鏈路中CRC、碼塊分割、信道編碼、速率匹配、加擾環(huán)節(jié)計(jì)算量較大且耗費(fèi)計(jì)算資源[8-9]，通過(guò)硬件加速器OTX來(lái)提升鏈路的數(shù)據(jù)處理速度，下行鏈路數(shù)據(jù)流如圖4（a）所示。上行鏈路中首先將接收的數(shù)據(jù)通過(guò)多個(gè)DSP核進(jìn)行串并行處理，最后將數(shù)據(jù)輸入硬件加速器ORX進(jìn)行解擾、解速率匹配和譯碼[10]，上行數(shù)據(jù)流圖如圖4（b）所示。

2.4 任務(wù)調(diào)度設(shè)計(jì)

2.4.1 任務(wù)配置

基帶芯片采用雙主控單元結(jié)構(gòu)，即控制子系統(tǒng)為雙核CPU結(jié)構(gòu)，對(duì)于實(shí)時(shí)性要求比較高的基站基帶處理應(yīng)用場(chǎng)景，雙主控單元不但滿足了實(shí)時(shí)性要求，而且提升了系統(tǒng)控制處理的能力，雙主控任務(wù)分工明確，有利于后期擴(kuò)展升級(jí)。

高層消息以及物理層各部件的中斷作為控制系統(tǒng)中斷源，通過(guò)中斷觸發(fā)機(jī)制來(lái)進(jìn)行相關(guān)任務(wù)處理[11]，相同的中斷觸發(fā)時(shí)間分配于不同的CPU核，避免中斷等待從而破壞實(shí)時(shí)性?；鶐酒歇?dú)立運(yùn)行的邏輯單元進(jìn)行軟件觸發(fā)，非獨(dú)立運(yùn)行單元接受CPU核控制，實(shí)現(xiàn)中斷的可控和可配置，保障LTE數(shù)據(jù)的實(shí)時(shí)處理和傳輸。

圖5為基帶控制子系統(tǒng)的中斷源分布示意圖，以上下行配置3為例。

圖4 基帶鏈路數(shù)據(jù)流示意圖

圖5 基帶控制子系統(tǒng)中斷源分布

MAC中斷來(lái)源于高層協(xié)議棧，提前物理層一個(gè)子幀發(fā)送，用來(lái)下發(fā)物理層下一個(gè)子幀的配置和數(shù)據(jù)[12]，物理層在中斷服務(wù)程序中通過(guò)API接口進(jìn)行解析獲取配置參數(shù)和數(shù)據(jù)。

TTI中斷來(lái)源于基帶芯片TBU（Time Base Unit），在此中斷服務(wù)程序內(nèi)進(jìn)行子幀任務(wù)的開(kāi)啟和高層消息的收發(fā)，是控制整個(gè)物理層時(shí)序的重要參考標(biāo)準(zhǔn)。

OTX中斷用來(lái)指示碼字編碼完成，UCI中斷來(lái)自于硬件加速器ORX，指示包括CQI/RI/HARQ在內(nèi)的譯碼結(jié)果。

2.4.2 控制調(diào)度方案

多核SOC任務(wù)調(diào)度一般分為動(dòng)態(tài)調(diào)度和靜態(tài)調(diào)度兩種類型。動(dòng)態(tài)任務(wù)調(diào)度指控制系統(tǒng)根據(jù)當(dāng)前系統(tǒng)負(fù)載和資源使用情況對(duì)被調(diào)度的任務(wù)進(jìn)行處理資源實(shí)時(shí)分配和Memory的劃分，包括任務(wù)程序、數(shù)據(jù)加載、內(nèi)存地址分配、任務(wù)搶占處理、任務(wù)之間的切換及任務(wù)狀態(tài)的保存等，動(dòng)態(tài)任務(wù)調(diào)度處理機(jī)制復(fù)雜，而且會(huì)帶來(lái)額外的開(kāi)銷。靜態(tài)任務(wù)調(diào)度是預(yù)先對(duì)系統(tǒng)的程序加載和Mermory進(jìn)行分配，將任務(wù)分配到各個(gè)處理器，且按照預(yù)設(shè)的時(shí)序運(yùn)行[13]，其算法復(fù)雜度穩(wěn)定，調(diào)度算法簡(jiǎn)單，執(zhí)行效率高，因此采用靜態(tài)任務(wù)調(diào)度方案。

物理層上下行鏈路各個(gè)模塊按照任務(wù)映射到基帶芯片特定邏輯部件，各個(gè)任務(wù)執(zhí)行模塊在預(yù)先指定的存儲(chǔ)空間進(jìn)行數(shù)據(jù)存取，CPU通過(guò)中斷配置進(jìn)行任務(wù)觸發(fā)[14]，實(shí)現(xiàn)LTE基帶芯片物理層多任務(wù)的靜態(tài)調(diào)度，任務(wù)調(diào)度和數(shù)據(jù)存取高效，減少了不必要的資源開(kāi)銷，保證了任務(wù)的實(shí)時(shí)性。

2.4.3 系統(tǒng)任務(wù)流水

基帶處理子系統(tǒng)承載于高性能DSP之上，負(fù)責(zé)物理層各個(gè)處理單元的任務(wù)控制和數(shù)據(jù)處理，而基帶控制子系統(tǒng)負(fù)責(zé)整個(gè)基帶芯片的任務(wù)調(diào)度，包括高層數(shù)據(jù)參數(shù)的處理、DSP核的任務(wù)調(diào)度和基帶芯片內(nèi)部數(shù)據(jù)流的控制。

在系統(tǒng)上電后，DSP核和CPU核在進(jìn)行初始化后分別開(kāi)始運(yùn)行，各個(gè)任務(wù)執(zhí)行單元分別接受主控單元控制，任務(wù)按照預(yù)計(jì)的邏輯時(shí)序和數(shù)據(jù)處理鏈路進(jìn)行。系統(tǒng)的任務(wù)流水依照3GPP協(xié)議，各個(gè)任務(wù)有序的進(jìn)行觸發(fā)和結(jié)束，如圖6所示。其中 DMA在系統(tǒng)內(nèi)部負(fù)責(zé)數(shù)據(jù)的搬運(yùn)工作，RFIU（Radio Frequency Interface Unit）負(fù)責(zé)與射頻系統(tǒng)的控制和數(shù)據(jù)交互。ORX和DSP配合完成整個(gè)上行鏈路的解碼工作，OTX和DSP完成下行鏈路的編碼工作。芯片內(nèi)部各個(gè)部件通過(guò)SHARE MEM進(jìn)行內(nèi)存共享?；鶐酒壿媶卧行蜻M(jìn)行任務(wù)控制和數(shù)據(jù)處理，共同實(shí)現(xiàn)基帶芯片的物理層功能。

圖6 任務(wù)流水示意圖

3 系統(tǒng)驗(yàn)證

基帶芯片從最初的邏輯單元設(shè)計(jì)、程序開(kāi)發(fā)到最終的物理層功能實(shí)現(xiàn)是一個(gè)較為龐大、周期較長(zhǎng)的工程，所以在功能驗(yàn)證時(shí)進(jìn)行多個(gè)層級(jí)的驗(yàn)證對(duì)系統(tǒng)功能的完備性是非常重要的[15]。本文僅對(duì)系統(tǒng)的任務(wù)控制方面進(jìn)行功能的驗(yàn)證。系統(tǒng)在Linux環(huán)境下進(jìn)行程序編譯和鏈接，然后利用VCS仿真工具進(jìn)行程序的加載和仿真，最后通過(guò)VCS集成的DVE圖形交互界面對(duì)VPD模擬波形文件進(jìn)行觀察和分析。

圖7（a）顯示為基站上行數(shù)據(jù)接收及ORX譯碼結(jié)果，從波形看出譯碼正確，圖7（b）為基站下行數(shù)據(jù)發(fā)送波形圖，通過(guò)波形分析得出子幀編排和數(shù)據(jù)流正確?？刂葡到y(tǒng)對(duì)基帶芯片邏輯部件的任務(wù)調(diào)度實(shí)現(xiàn)了預(yù)期效果。

通過(guò)仿真波形統(tǒng)計(jì)各個(gè)任務(wù)處理比重如表1，分析發(fā)現(xiàn)，控制系統(tǒng)對(duì)物理層模塊的任務(wù)調(diào)度完全滿足3GPP技術(shù)規(guī)范要求。通過(guò)以上驗(yàn)證分析，基帶芯片控制系統(tǒng)的設(shè)計(jì)在功能正確的基礎(chǔ)下取得了較好的任務(wù)處理效率。

RTL仿真驗(yàn)證了控制系統(tǒng)的邏輯功能和整個(gè)芯片在流片前的功能正確性，而基于實(shí)際芯片和基帶板進(jìn)行整個(gè)控制系統(tǒng)的功能和性能的驗(yàn)證是工程最關(guān)鍵的一環(huán)。本文基于實(shí)際芯片進(jìn)行系統(tǒng)的整體驗(yàn)證，使用Rohde&Schwarz的RTO和SMU的射頻儀器接入基帶板，分別進(jìn)行下行發(fā)送射頻數(shù)據(jù)的分析和上行射頻數(shù)據(jù)的發(fā)送，將工程編譯燒寫(xiě)后進(jìn)行系統(tǒng)的整體調(diào)試和驗(yàn)證。系統(tǒng)通過(guò)串口進(jìn)行基帶板配置，選擇20M帶寬運(yùn)行，通過(guò)射頻儀器分析后如圖8所示，從圖中清晰的看到星座圖，各項(xiàng)數(shù)據(jù)解析正確，通過(guò)儀器持續(xù)觀測(cè)分析得出系統(tǒng)運(yùn)行穩(wěn)定。

通過(guò)對(duì)整個(gè)系統(tǒng)的RTL驗(yàn)證和板上射頻儀器驗(yàn)證，系統(tǒng)完全滿足了作為物理層的完備功能，設(shè)計(jì)具有可行性，系統(tǒng)具有較高的資源利用率和較好的性能，且系統(tǒng)運(yùn)行穩(wěn)定可靠，為后續(xù)的系統(tǒng)功能升級(jí)提供了基礎(chǔ)。

圖7 基帶仿真圖

表1 10MHz，2×2MIMO，64QAM處理比重

圖8 Rohde&Schwarz RTO儀器分析視圖

4 結(jié)束語(yǔ)

文中基于3GPP LTE協(xié)議進(jìn)行了基帶芯片物理層控制系統(tǒng)的設(shè)計(jì)，基帶整體系統(tǒng)具有軟硬件靈活升級(jí)和擴(kuò)展優(yōu)勢(shì)。

通過(guò)基帶控制系統(tǒng)對(duì)內(nèi)部執(zhí)行單元和資源的合理調(diào)度，提升了多核DSP的多任務(wù)處理效率。利用VCS工具和射頻儀器分析對(duì)系統(tǒng)進(jìn)行了充分驗(yàn)證，保證了基帶物理層控制系統(tǒng)設(shè)計(jì)的正確性和有效性。

[1]王茜，楊連初.鏈路自適應(yīng)技術(shù)在LTE中的應(yīng)用[J].西安:電子設(shè)計(jì)工程，2013，21（12）:181-182.

[2]王映民，孫韶輝.TD-LTE技術(shù)原理與系統(tǒng)設(shè)計(jì)[M].北京:人民郵電出版社，2010.

[3]沈苑宜，吳紫盛，李笑天，等.軟硬件協(xié)同設(shè)計(jì)實(shí)現(xiàn)LTE關(guān)鍵算法的方法[J].計(jì)算機(jī)工程與設(shè)計(jì)，2015，36（1）:268-272.

[4]張同須.LTE現(xiàn)狀及未來(lái)發(fā)展綜述[J].北京:電信工程技術(shù)與標(biāo)準(zhǔn)化，2010（11）:2-4.

[5]3GPP.TS 36.201 V10.0.0.Evolved Universal Terrestrial Radio Access（EUTRA）[S].LTE physical Layer，2011:32-45.

[6]陳燕燕.LTE基站MAC-PHY API接口的設(shè)計(jì)和實(shí)現(xiàn)[D].北京:北京郵電大學(xué)，2011.

[7]3GPP.TS 36.211.Evolved universal terrestrial radio access（EUTRA）[S]:Physica Channels and Modulation，2012:12-56.

[8]3GPP.TS 36.213.Evolved Universal Terrestrial Radio Access（EUTRA）[S]:Physical Layer Procedures，2012:33-59.

[9]3GPP.TS 36.212.Evolved Universal Terrestrial Radio Access（EUTRA）[S]:Multiplexing and Channel Coding，2012:23-25.

[10]Stefania Sesia，Issam Toufik，Matthew Baker.LTE—The UMTS Long Term Evolution:From Theory to Practice[M].John Wiley&Sons Ltd，2009.

[11]DAMJAN Lampret.OpenRISC 1200 IP core specification[M].OpenCores，2011.

[12]沈嘉，索士強(qiáng)，全海洋等.3GPP長(zhǎng)期演進(jìn)（LTE）技術(shù)原理與系統(tǒng)設(shè)計(jì)[M].北京:人民郵電出版社，2008.

[13]蔣建春，汪同慶.異構(gòu)多核處理器的任務(wù)調(diào)度算法[J].北京:計(jì)算機(jī)工程與應(yīng)用，2009，45（33）:52-54.

[14]孫愷，王田苗，魏洪興.嵌入式CPU軟核綜述[J].上海:計(jì)算機(jī)工程，2006，32（7）:6-9.

[15]吳軍，華更新，劉鴻瑾.SoC驗(yàn)證方法學(xué)研究與應(yīng)用[J].北京:空間控制技術(shù)與應(yīng)用，2012:38（5）:27-31.

Design of physical layer control system for TD-LTE base station baseband chip

YAN Yun-chao，PAN Zheng-rong
（College of Electrical and Information Engineering，Lanzhou University of Technology，Lanzhou 730050，China）

The development of TD-LTE base station baseband chip has been toward multicore trend，as a hardware carrier TDLTE physical layer，how to efficiently use the baseband chip performance and baseband chip control system design and development has become an urgent problem at the same time gradually increase chip performance.To solve this problem，an efficient physical layer control system is designed.First，based on the 3GPP physical layer specification，the system state machine is designed.According on the DSP core interaction mechanism，the baseband data stream is designed，and then the multi-task scheduling control system is designed.The simulation results show that the baseband master control system，the DSP processing system and the on-chip resources have efficient task flow，the physical layer function of the baseband chip is realized，and has a high efficiency of multi task processing.

multi core DSP；TD-LTE base station；baseband chip；physical layer contro；task scheduling

TN914.3

A

1674－6236（2016）15-0035-04

2016-01-16 稿件編號(hào)：201601126

甘肅省自然科學(xué)研究基金計(jì)劃項(xiàng)目（1308RJZA273）

閆云超（1991—），男，河南安陽(yáng)人，碩士。研究方向：計(jì)算機(jī)控制，無(wú)線通信。