基于ARM和FPGA的新型電能質(zhì)量分析儀研究設(shè)計(jì)

周平， 殳國(guó)華， 陳敏捷， 丁君武

(上海交通大學(xué) 電子信息與電氣工程學(xué)院，上?！?00240)

?

基于ARM和FPGA的新型電能質(zhì)量分析儀研究設(shè)計(jì)

周平， 殳國(guó)華， 陳敏捷， 丁君武

(上海交通大學(xué) 電子信息與電氣工程學(xué)院，上海200240)

電能質(zhì)量分析儀是應(yīng)用于電網(wǎng)電能質(zhì)量監(jiān)測(cè)和分析的重要工具，對(duì)提升電網(wǎng)供電質(zhì)量有著重要意義。采用ARM/FPGA作為 主協(xié)處理器，通過(guò)硬件鎖相環(huán)對(duì)頻率進(jìn)行同步跟蹤，并且對(duì)電網(wǎng)信號(hào)同步采樣，結(jié)合FFT變換以及基于FIR濾波器的Hilbert變換等，實(shí)現(xiàn)基本電力參數(shù)測(cè)量、諧波分析等功能。同時(shí)開(kāi)發(fā)了基于ARM和WINCE6.0操作系統(tǒng)的人機(jī)界面軟件，試驗(yàn)系統(tǒng)具備友好的人機(jī)交互、實(shí)時(shí)測(cè)量和顯示功能。實(shí)驗(yàn)表明研制的分析儀功能全面、性能可靠、測(cè)量精準(zhǔn)。

電能質(zhì)量；ARM；FPGA；FFT變換；WINCE6.0

0　引　言

隨著電力電子技術(shù)的快速發(fā)展，大量非線性、沖擊性負(fù)載的投入使用，諧波干擾、電壓波動(dòng)和閃變等電能質(zhì)量問(wèn)題明顯加劇，電能質(zhì)量問(wèn)題也不可避免進(jìn)入人們的視線，研究和開(kāi)發(fā)一種能實(shí)時(shí)精確計(jì)算和顯示電能質(zhì)量參數(shù)的儀器顯得尤為必要。

傳統(tǒng)的電能質(zhì)量分析儀大多采用定點(diǎn)DSP來(lái)實(shí)現(xiàn)，DSP具有強(qiáng)大的數(shù)據(jù)處理能力，但DSP程序串行運(yùn)行，當(dāng)涉及到大批量數(shù)據(jù)計(jì)算任務(wù)時(shí)，DSP的劣勢(shì)就顯現(xiàn)出來(lái)了，在實(shí)時(shí)計(jì)算方面略顯不足[1]。本文運(yùn)用ARM和FPGA作為主協(xié)處理器來(lái)實(shí)現(xiàn)電能質(zhì)量分析，更快速精準(zhǔn)地實(shí)現(xiàn)對(duì)電能質(zhì)量監(jiān)測(cè)分析。

1　系統(tǒng)整體設(shè)計(jì)

本文的系統(tǒng)總體結(jié)構(gòu)如圖1所示，主要包括前端的信號(hào)調(diào)理部分、AD信號(hào)同步采樣部分(包括PLL)、FPGA邏輯計(jì)算部分以及ARM主處理器人機(jī)界面顯示部分。

圖1　系統(tǒng)總體結(jié)構(gòu)框圖

信號(hào)調(diào)理部分對(duì)輸入的模擬電壓電流信號(hào)濾波，電壓值調(diào)整；AD信號(hào)同步采樣部分將輸入的模擬電壓電流信號(hào)轉(zhuǎn)為數(shù)字信號(hào)，同時(shí)實(shí)現(xiàn)對(duì)電網(wǎng)信號(hào)頻率的同步跟蹤以及電信號(hào)的同步采樣；FPGA邏輯計(jì)算部分負(fù)責(zé)完成對(duì)基本電力參數(shù)、諧波等參量的計(jì)算分析；主處理器人機(jī)界面負(fù)責(zé)顯示分析結(jié)果。

2　系統(tǒng)硬件設(shè)計(jì)

2.1主協(xié)處理器選型

本設(shè)計(jì)中數(shù)據(jù)計(jì)算部分尤為重要，Hilbert算法和FFT算法中涉及了大量的乘積累加和運(yùn)算，需要耗費(fèi)大量的時(shí)鐘周期。FPGA是最符合本設(shè)計(jì)計(jì)算要求的器件，其有硬件乘法器，具有很強(qiáng)的數(shù)據(jù)并行計(jì)算能力，同時(shí)FPGA的最短窄脈沖捕獲能力是最強(qiáng)的。

FPGA芯片選擇Altera的EP4CE15F17C8，容量為15 408個(gè)邏輯單元(logic elements，LEs)，504 Kbits的片內(nèi)RAM，56個(gè)18×18 bit硬件乘法器，系統(tǒng)可靠性高，滿足實(shí)驗(yàn)要求。實(shí)現(xiàn)人機(jī)界面的主處理器選擇三星公司的S3C6410。

2.2信號(hào)調(diào)理與AD轉(zhuǎn)換電路

ADI公司的AD7606為8通道16位ADC系統(tǒng)，采用了逐次逼近型(SAR)內(nèi)核。支持±10 V/±5 V雙極性信號(hào)輸入、5 V單電源供電、200 kSPS的采樣速率和高達(dá)95.5 dB的信噪比(SNR)。AD7606還集成了高輸入阻抗的信號(hào)調(diào)理電路，包括輸入箝位保護(hù)、二階抗混疊濾波器以及等效輸入阻抗固定為1 MΩ的輸入緩沖電路。這大大簡(jiǎn)化了ADC的前端設(shè)計(jì)，二次互感器(PT/CT)輸出的信號(hào)無(wú)需經(jīng)過(guò)運(yùn)放電路就可以直接輸入AD7606。其典型的設(shè)計(jì)方案如圖2所示。

圖2　AD7606典型的設(shè)計(jì)方案

2.3鎖相環(huán)電路

電力系統(tǒng)的頻率會(huì)隨著電力負(fù)荷的變化產(chǎn)生微小的變化，額定信號(hào)頻率為50 Hz，容許頻率誤差分為±0.2 Hz和±0.5 Hz兩種。為了確保后續(xù)無(wú)功功率和諧波計(jì)算的準(zhǔn)確性，減少頻譜泄露和柵欄效應(yīng)，需要對(duì)電壓信號(hào)的頻率進(jìn)行跟蹤，達(dá)到頻率同步[2]。頻率同步的實(shí)現(xiàn)方法主要有軟件同步和硬件同步兩種，本設(shè)計(jì)選擇硬件鎖相環(huán)同步技術(shù)。通過(guò)對(duì)鎖相環(huán)倍頻電路產(chǎn)生的倍頻脈沖計(jì)數(shù)的方法，獲得信號(hào)周期及頻率，同時(shí)將倍頻脈沖作為同步采樣脈沖，解決同步采樣的問(wèn)題。

鎖相環(huán)芯片選型最重要的參數(shù)就是頻率帶寬，現(xiàn)在一般數(shù)字鎖相環(huán)芯片支持的都是10 MHz及以上，如74HC4046芯片。本設(shè)計(jì)鎖相環(huán)輸入信號(hào)是50 Hz，經(jīng)過(guò)256倍頻，實(shí)現(xiàn)芯片的中心頻率為12.8 kHz，選用與74HC4046引腳完全兼容的CD4046完全能滿足要求。CD4046電源電壓范圍寬，輸入阻抗高，功耗小，在中心頻率f0為10 kHz下功耗僅為600 μW，特別適用于測(cè)量系統(tǒng)中使用[3]。

CD4046外圍電路參數(shù)確定主要分為三個(gè)部分：倍頻系數(shù)設(shè)定、中心頻率確定和頻率范圍的確定。綜合考慮采樣率、AD的數(shù)據(jù)寬度和鎖相環(huán)運(yùn)行穩(wěn)定性等因素，最后確定倍頻系數(shù)N=256。本設(shè)計(jì)中，中心頻率f0=12.8 kHz，電源電壓5 V，結(jié)合電容的常用容值，選取C1=4.7 nF，R1=10 k。實(shí)際測(cè)試時(shí)發(fā)現(xiàn)在VCO的輸入端輸入Vcc/2時(shí)鎖相環(huán)中心頻率在12.8 kHz附近，故設(shè)計(jì)參數(shù)滿足要求。鎖相環(huán)的工作頻率范圍是由R1，R2和C1共同決定的，計(jì)算公式如下：

(1)

(2)

式中C0是寄生電容，約32 pF。設(shè)計(jì)中沒(méi)有設(shè)定fmin，故R2引腳空置。將R1，R2，C1代入計(jì)算得VCO的振蕩頻率范圍為0 Hz～21.2 kHz,應(yīng)用電路如圖3所示。

圖3　鎖相環(huán)應(yīng)用電路

圖3左側(cè)是CD4046核心電路部分，其中引腳1是用來(lái)顯示CD4046的工作狀態(tài)，如果鎖相環(huán)對(duì)輸入信號(hào)處于鎖定狀態(tài)，該引腳為高電平，否則為低電平。右側(cè)是由CD4046構(gòu)成的分頻器，即對(duì)應(yīng)鎖相環(huán)中1/N反饋部分。

2.4人機(jī)界面設(shè)計(jì)

2.4.1ARM11硬件系統(tǒng)

ARM11最小系統(tǒng)框圖如圖4所示。S3C6410可穩(wěn)定運(yùn)行在667 MHz主頻以上，在圖形、視頻的處理和顯示有強(qiáng)大的硬件加速性能，具有優(yōu)化的存儲(chǔ)器接口和外設(shè)接口，包括SDIO、LCD控制器等，非常適合作為人機(jī)界面。SD卡用于操作系統(tǒng)的燒寫(xiě)與數(shù)據(jù)存儲(chǔ)，NAND-Flash用于操作系統(tǒng)的加載(見(jiàn)表1)。

圖4　ARM11最小系統(tǒng)框圖如圖

電壓電流波形相位差/度電壓有效值Urms/V電流有效值Irms/A有功功率P/W無(wú)功功率Q/var真實(shí)值實(shí)測(cè)值誤差真實(shí)值實(shí)測(cè)值誤差真實(shí)值實(shí)測(cè)值誤差真實(shí)值實(shí)測(cè)值誤差U、I均為正弦波03.5353.533-0.057%3.5353.534-0.028%12.5012.49-0.08%00.08U、I均為正弦波603.5353.531-0.113%2.8292.825-0.141%5.0004.987-0.26%8.668.64-0.23%U為正弦波,I為方波03.5353.527-0.226%5.0004.962-0.076%15.9215.83-0.56%00.25

2.4.2WINCE6.0操作系統(tǒng)與應(yīng)用軟件設(shè)計(jì)

微軟公司的Windows Embedded CE 6.0(簡(jiǎn)稱WINCE 6.0) 是一個(gè)實(shí)時(shí)的模塊化多線程操作系統(tǒng)，支持搶占式多任務(wù)，能在多種微處理器下運(yùn)行[4]。

WINCE 6.0的應(yīng)用軟件開(kāi)發(fā)環(huán)境選擇Microsoft Visual Studio 2005，使用C/C++的圖形化界面語(yǔ)言MFC(Microsoft Foundation Classes)。應(yīng)用軟件設(shè)計(jì)包括應(yīng)用程序和SPI驅(qū)動(dòng)程序。三星公司生產(chǎn)S3C6410芯片為SPI驅(qū)動(dòng)提供了三種工作模式，分別為輪詢模式、中斷模式和DMA(Direct Memory Access)模式，為加快數(shù)據(jù)傳輸速度，提高CPU利用效率，系統(tǒng)中使用的是DMA模式。

3　系統(tǒng)軟件實(shí)現(xiàn)與測(cè)試結(jié)果

編寫(xiě)AD7606驅(qū)動(dòng)程序，同時(shí)將鎖相環(huán)的倍頻脈沖作為同步采樣脈沖，實(shí)現(xiàn)模擬量的正確采樣和數(shù)據(jù)的精確讀取。結(jié)合FFT變換以及Hilbert變換等，計(jì)算得到基本電力參數(shù)、無(wú)功功率及諧波的結(jié)果，再通過(guò)人機(jī)界面將結(jié)果顯示給用戶。

3.1電壓、電流有效值和有功功率計(jì)量

在本系統(tǒng)中把電壓有效值(Urms)、電流有效值(Irms)，有功功率(P)歸屬為基本電力參數(shù)，根據(jù)電路理論中物理量的定義就可以算出結(jié)果，不需要采用復(fù)雜的算法，下面具體介紹其計(jì)算：

(3)

(4)

(5)

式中rms下標(biāo)表示有效值，u(t),i(t)分別為電壓信號(hào)和電流信號(hào)的瞬時(shí)值，T為信號(hào)周期。

由于電網(wǎng)的電壓信號(hào)u(t)，電流信號(hào)i(t)都是時(shí)間連續(xù)的模擬量，本文的設(shè)計(jì)思路是用邏輯器件(FPGA)來(lái)計(jì)算電力參數(shù)，由于采集到的電壓、電流序列在時(shí)間上都是離散的，所以需要離散化的計(jì)算方法。通過(guò)對(duì)上述電力參數(shù)計(jì)算過(guò)程離散化得到計(jì)算公式如下：

(6)

(7)

(8)

式中的N指一個(gè)周期或整數(shù)個(gè)周期內(nèi)采樣的點(diǎn)數(shù)。計(jì)算結(jié)果的精度和ADC的分辨率和N的取值有關(guān)系。

在16位并行數(shù)據(jù)線上依次讀取三相的電壓和電流的采樣數(shù)據(jù)，然后計(jì)算有效值和有功功率。在同一個(gè)采樣周期內(nèi)基本電力參數(shù)的計(jì)算可以直接進(jìn)行，不需要額外創(chuàng)建緩存去保存中間數(shù)據(jù)。每個(gè)采樣周期內(nèi)同時(shí)進(jìn)行N計(jì)數(shù)，當(dāng)N=256則表示一個(gè)信號(hào)周期的計(jì)算完成，同時(shí)把計(jì)算結(jié)果保存到SRAM中。

3.2無(wú)功功率計(jì)量

無(wú)功功率的定義目前沒(méi)有統(tǒng)一的標(biāo)準(zhǔn)，無(wú)功功率的測(cè)量也沒(méi)有統(tǒng)一的算法，其中被IEEE標(biāo)準(zhǔn)采用且應(yīng)用廣泛的一種定義為:

(9)

式中Un,In分別為N次諧波對(duì)應(yīng)的電壓和電流有效值,Φn是N次諧波電壓和電流的相位差。在不考慮計(jì)算精度的前提下，目前存在的計(jì)算方法主要有：均方根算法、傅里葉測(cè)量算法以及移相算法。本設(shè)計(jì)采用移相算法，Hilbert算法是數(shù)字移相算法中有代表性的算法。該算法計(jì)算量適中，并且對(duì)于非周期信號(hào)的分析也廣泛使用，通過(guò)把電壓信號(hào)移相-90°的方法，把無(wú)功功率計(jì)算轉(zhuǎn)化成有功功率計(jì)算類似的過(guò)程(如表2所示)。

表2　電流通道設(shè)定諧波含量與系統(tǒng)測(cè)量諧波含量對(duì)比結(jié)果

Hilbert算法本質(zhì)上是一個(gè)數(shù)字濾波器，F(xiàn)IR(Finite Impulse Response)型數(shù)字濾波器能保證精確和嚴(yán)格的線性相位[5]。該系統(tǒng)不僅穩(wěn)定而且具有線性相位，因而無(wú)相位失真。借助MATLAB的Fdatool(Filter Design and Analysis Tool)，來(lái)獲得濾波器的系數(shù)，再將系數(shù)量化后導(dǎo)入到FIR IP核中[6]。 Hilbert濾波器具體設(shè)置參數(shù)如圖5所示。

圖5　濾波器設(shè)計(jì)

3.3諧波計(jì)量

諧波計(jì)算采用FFT算法，該算法本身結(jié)構(gòu)復(fù)雜，為此，Altera公司提供了專門(mén)的FFT IP核，開(kāi)發(fā)人員只需要根據(jù)自己的設(shè)計(jì)要求定制參數(shù)就能得到一個(gè)功能優(yōu)化的FFT模塊[7]。

進(jìn)入FFT配置界面后，首先需要配置的是Transform Length、Data Precision、Twiddle Precision，本設(shè)計(jì)這三個(gè)配置量分別設(shè)置為256、16、16。

其次需要設(shè)置FFT的架構(gòu)，有Streaming，Buffered Burst，Variable Streaming和Burst四種架構(gòu)可供選擇。本設(shè)計(jì)中周期約為78 μs，并不需要浪費(fèi)很多資源來(lái)?yè)Q取速度，選擇Burst架構(gòu)。輸出選擇有Single Output和Quad Output兩種選擇，根據(jù)本設(shè)計(jì)需求可知選擇Single Output。

測(cè)量時(shí)，我們?cè)诜禐? V的基波上疊加幅值為0.125 V的N次諧波?？梢钥闯龃螖?shù)增大，諧波測(cè)量誤差也增大，并且當(dāng)諧波次數(shù)達(dá)到70左右時(shí)誤差接近1%。測(cè)量誤差曲線如圖6所示。

圖6　諧波測(cè)量誤差曲線

3.4系統(tǒng)測(cè)試結(jié)果分析

本系統(tǒng)計(jì)算參數(shù)有信號(hào)有效值，有功功率和無(wú)功功率，諧波含量等。數(shù)據(jù)源是電壓和電流，為了測(cè)試方便，測(cè)試時(shí)采用雙通道信號(hào)源模擬兩個(gè)互感器的輸出，其中一個(gè)通道表征電壓互感器輸出信號(hào)，另一路表征由電流互感器輸出轉(zhuǎn)化的電壓信號(hào)，且假設(shè)該路電壓信號(hào)和表征的電流信號(hào)之間數(shù)值轉(zhuǎn)換比是1∶1。

為了有針對(duì)性的驗(yàn)證不同電力參數(shù)計(jì)算的準(zhǔn)確性，在測(cè)試環(huán)節(jié)，本文采用了三組有代表性的輸入，不同組輸入信號(hào)在幅值、相位和波形方面有差別。

第一組為電壓幅值5 V，電流幅值5 A，均為正弦信號(hào)，電壓和電流信號(hào)同相位。第二組為電壓幅值5 V，電流幅值4 A，均為正弦波，電壓相位超前電流60°。第三組為電壓為幅值5 V的正弦波，電流幅值5 A的方波，電壓和電流同相位。其電壓、電流有效值、有功功率以及無(wú)功功率的測(cè)量結(jié)果如表1所示，選擇電流通道，其各次諧波電流含量設(shè)定值與測(cè)量值如表2所示。

由上述表格可知，基波的基本電力參數(shù)及無(wú)功功率的誤差基本上可以保證在±0.5%以下。其次通過(guò)比較各次諧波含量的測(cè)量值和理論值，經(jīng)過(guò)驗(yàn)證，理論計(jì)算的各次諧波含量和測(cè)量顯示的諧波含量完全相符，誤差小于±1%。通過(guò)上述三組實(shí)驗(yàn)，可以確定本系統(tǒng)對(duì)基本電力參數(shù)的測(cè)量計(jì)算和諧波信號(hào)分析都很準(zhǔn)確。

3.5人機(jī)界面顯示

基于WINCE6.0操作系統(tǒng)的MFC人機(jī)界面為電能質(zhì)量參數(shù)顯示界面，其內(nèi)容包括頻率、三相基本電力參數(shù)(電流電壓有效值、有功功率及無(wú)功功率等)、諧波分析三部分的參數(shù)，顯示結(jié)果如圖7所示。

圖7　電能質(zhì)量參數(shù)顯示界面

4　結(jié)束語(yǔ)

本系統(tǒng)選用ARM/FPGA作為主協(xié)處理器，通過(guò)硬件鎖相環(huán)技術(shù)實(shí)現(xiàn)對(duì)電網(wǎng)頻率同步跟蹤，結(jié)合對(duì)FFT算法、Hilbert算法分析研究，成功實(shí)現(xiàn)基本電力參數(shù)測(cè)量、諧波分析等功能，同時(shí)開(kāi)發(fā)了基于ARM和WINCE6.0操作系統(tǒng)的人機(jī)界面軟件。該新型電能質(zhì)量分析儀功能全面、實(shí)時(shí)性強(qiáng)、性能可靠、測(cè)量精準(zhǔn)、升級(jí)潛力大、體積小、成本低，既可用于家用電表的計(jì)量，也可用于電網(wǎng)端實(shí)時(shí)在線監(jiān)控，具有廣泛的應(yīng)用空間及市場(chǎng)空間。

[1] 柏玉峰. 基于DSP的高精度電能質(zhì)量分析儀的研究[D]. 四川：西華大學(xué), 2006.

[2] 張瑛,牟龍華,劉軍. 電力系統(tǒng)頻率測(cè)量及跟蹤[J]. 電力系統(tǒng)及其自動(dòng)化學(xué)報(bào), 2003,15(3):35-36.

[3] 宋吉江,牛軼霞. 鎖相環(huán)技術(shù)及CD4046的結(jié)構(gòu)和應(yīng)用[J].半導(dǎo)體技術(shù),2000,25(3):60-63.

[4] PHUNG S. Professional microsoft windows embedded CE 6.0[M]. John Wiley & Sons, 2008.

[5] 吳思聰,趙威威,陳燕紅. Hilbert變換在無(wú)功電能計(jì)量中的應(yīng)用研究[J]. 電測(cè)與儀表,2009,46(6):35-38.

[6] 聶仙娥,許愛(ài)國(guó),趙河明,等. 基于MATLAB的FIR型希爾伯特變換器設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù),2011,34(7):113-116.

[7] 孫桂玲,紀(jì)永鑫,張潺潺. 高速高精度FFT IP核的設(shè)計(jì)與仿真研究[J]. 系統(tǒng)仿真學(xué)報(bào), 2010, 22(8):2018-2022.

Research Design of a New Power Quality Analyzer Based on ARM and FPGA

ZHOU Ping, SHU Guo-hua, CHEN Min-jie, DING Jun-wu

(School of Electronic Information and Electrical Engineering, Shanghai Jiao Tong University, Shanghai 200240, China)

As an important tool for grid power quality monitoring and analysis, the power quality analyzer is of great significance for the improvement of the quality of grid power supply. ARM/FPGA as main co-processor, synchronous frequency tracking through hardware PLL, synchronous sampling of grid signal, as well as FFT and Hilbert transformation based on FIR filter, are used to realize basic power parameter measurement. harmonic analysis and other functions. In the meantime, an HMI software is developed on the basis of ARM and WINCE6.0 operating system. The testing system has friendly man-machine interaction, real-time measurement and display functions. Experimental results indicate that the analyzer is a full-featured one with reliable performance and accurate measurement.

power quality;ARM;FPGA; FFT transformation;WINCE6.0

國(guó)家電網(wǎng)公司科技項(xiàng)目資助(SGZJ0000BGJS1400211)

10.3969/j.issn.1000-3886.2016.02.034

TM933

A

1000-3886(2016)02-0111-04

周平(1990-)，男，碩士生，江西贛州人，研究方向?yàn)殡娏﹄娮蛹夹g(shù)、開(kāi)關(guān)電源以及嵌入式應(yīng)用。殳國(guó)華(1969-)，男，碩士，副教授，浙江海寧人，上海交通大學(xué)電工中心副主任，研究方向?yàn)殡娏﹄娮印⒂?jì)算機(jī)控制技術(shù)及嵌入式系統(tǒng)應(yīng)用。陳敏捷(1991-)，男，碩士，江蘇人，研究方向?yàn)殚_(kāi)關(guān)電源、電力電子技術(shù)。 丁君武(1990-)，男，碩士，安徽人，研究方向?yàn)榍度胧綉?yīng)用。

定稿日期: 2015-10-20