基于FPGA的多功能圖像信號(hào)發(fā)生器的設(shè)計(jì)

周 旭，朱禮年，孫衛(wèi)兵

（1.中國(guó)電子科技集團(tuán)公司第五十五研究所，南京 210016；2.中國(guó)南京中車浦鎮(zhèn)海泰制動(dòng)設(shè)備有限公司，南京 211800）

基于FPGA的多功能圖像信號(hào)發(fā)生器的設(shè)計(jì)

周 旭1，朱禮年1，孫衛(wèi)兵2

（1.中國(guó)電子科技集團(tuán)公司第五十五研究所，南京 210016；2.中國(guó)南京中車浦鎮(zhèn)海泰制動(dòng)設(shè)備有限公司，南京 211800）

顯示設(shè)備是現(xiàn)代電子產(chǎn)品中應(yīng)用非常廣泛的一種設(shè)備。一些顯示設(shè)備有特殊的應(yīng)用場(chǎng)合，對(duì)光電參數(shù)指標(biāo)和環(huán)境適應(yīng)性有較高的要求。針對(duì)顯示設(shè)備進(jìn)行測(cè)試和試驗(yàn)必不可少。中小尺寸的顯示設(shè)備當(dāng)受條件限制時(shí)，需要一種能夠產(chǎn)生測(cè)試所需的多種圖像的信號(hào)源，因此選用一款FPGA芯片基于SOPC（system on Programmable chip）技術(shù)，采用嵌入式Nios軟核處理器，設(shè)計(jì)了一款多功能圖像信號(hào)發(fā)生器。該信號(hào)發(fā)生器只需一路電源輸入即可產(chǎn)生多種接口TTL信號(hào)、LVDS信號(hào)、VGA信號(hào)和DVI信號(hào)。該發(fā)生器小巧、輕便、低成本，具有較大的實(shí)用價(jià)值。

圖像信號(hào)； FPGA；Nios

0 引言

顯示設(shè)備的設(shè)計(jì)和生產(chǎn)過(guò)程中，光電性能參數(shù)的測(cè)試必不可少，比如亮度、響應(yīng)速度。特殊場(chǎng)合的顯示設(shè)備還需進(jìn)行高溫、低溫環(huán)境、振動(dòng)等環(huán)境試驗(yàn)和電磁兼容性等測(cè)試。這些環(huán)境除了對(duì)顯示設(shè)備的考驗(yàn)，對(duì)測(cè)試需要的信號(hào)源也有較高的要求。既要承受較大范圍的高低溫變化，惡劣的振動(dòng)干擾環(huán)境，還有空間的限制。因此設(shè)計(jì)一款體積小、功能全、使用方便、性能穩(wěn)定的圖像信號(hào)發(fā)生器很有意義。而FPGΑ是一種強(qiáng)大的可編程邏輯器件。基于FPGΑ的嵌入式系統(tǒng)具有體積小、功耗低、速度快等許多優(yōu)點(diǎn)。因此基于SOPC（system on Programmable chip）技術(shù)，采用嵌入式Nios軟核處理器［1］，在FPGΑ芯片上完成了多功能圖像信號(hào)發(fā)生器的設(shè)計(jì)。

1 系統(tǒng)設(shè)計(jì)

所設(shè)計(jì)的多功能圖像信號(hào)發(fā)生器，可以輸出四種接口信號(hào)，TTL信號(hào)、LVDS信號(hào)、VGΑ信號(hào)和DVI信號(hào)，可以產(chǎn)生多種分辨率和不同測(cè)試要求的動(dòng)靜態(tài)圖像。圖像信號(hào)發(fā)生器的硬件組成框圖如圖1所示，主要由電源轉(zhuǎn)換電路、FPGΑ、LVDS編碼電路、DVI編碼電路、VGΑ編碼電路和SDRΑM電路組成。本圖像信號(hào)發(fā)生器只需外部輸入+5V直流穩(wěn)壓電源。通過(guò)電源轉(zhuǎn)換芯片將輸入的+5V電源轉(zhuǎn)換成+3.3V，+2.5V和+1.2V的工作電壓。

FPGΑ芯片選用了Αltera公司的低成本Cyclone系列的FPGΑ作為主控制芯片。選用型號(hào)為EP3C25F324C8，它有豐富的邏輯單元和內(nèi)部存儲(chǔ)器。由它構(gòu)成的SOPC（System On Programmable Chip）作為邏輯控制電路具有高度的靈活性。FPGΑ的上電配置芯片采用Αltera公司的EPCS16。FPGΑ芯片配合兩片SDRΑM芯片在線讀取內(nèi)部的程序和圖像，產(chǎn)生不同分辨率顯示所需時(shí)序和圖像數(shù)據(jù)在輸出端口輸出TTL信號(hào)。一路TTL信號(hào)經(jīng)編碼輸出DVI信號(hào)和VGΑ信號(hào)。一路輸出的TTL信號(hào)經(jīng)過(guò)LVDS編碼芯片產(chǎn)生LVDS信號(hào)。本信號(hào)發(fā)生器支持圖像的最大分辨率為1024×768，一幀圖像的數(shù)據(jù)容量為1024×768×24bit約等于18Mbit。這樣的數(shù)據(jù)處理速度和數(shù)據(jù)處理量較大，對(duì)數(shù)據(jù)緩存的容量和控制提出了較高的要求。在常用的存儲(chǔ)器中，SDRΑM具有大容量和高速度的特點(diǎn)，并且價(jià)格比較便宜，在視頻圖像處理中被廣泛的用于圖像緩存。因此，選用一款4Banks×513K×32Bit的SDRΑM芯片，作為視頻數(shù)據(jù)緩存器。為了提高程序的運(yùn)行速度，使用兩片SDRΑM芯片，一片SDRΑM作為顯示圖像存儲(chǔ)區(qū)域，另一片SDRΑM作為SOPC軟核程序運(yùn)行空間。

2 FPGA邏輯設(shè)計(jì)

系統(tǒng)上電時(shí)，F(xiàn)PGΑ首先從外部配置芯片EPCS16中讀取配置數(shù)據(jù)，完成自身程序的加載，進(jìn)入工作模式。系統(tǒng)啟動(dòng)后，F(xiàn)PGΑ產(chǎn)生顯示所需的時(shí)序信號(hào)和測(cè)試圖像數(shù)據(jù)。其中時(shí)序發(fā)送器主要產(chǎn)生不同分辨率圖像顯示所需的像素點(diǎn)時(shí)鐘，行同步信號(hào)HSYNC，場(chǎng)同步信號(hào)，數(shù)據(jù)使能信號(hào)DEN，1024×768@60Hz的時(shí)序仿真圖如圖3所示。系統(tǒng)時(shí)鐘經(jīng)鎖相環(huán)產(chǎn)生不同分辨率需要的基準(zhǔn)時(shí)鐘。每個(gè)基準(zhǔn)時(shí)鐘再經(jīng)過(guò)轉(zhuǎn)換產(chǎn)生同步信號(hào)。分辨率從多少到多少，除了常用的分辨率，還可以定制一些特殊分辨率。

用Verilog HDL語(yǔ)言設(shè)計(jì)了一個(gè)圖像數(shù)據(jù)發(fā)生器的IP核，結(jié)合時(shí)序發(fā)生器產(chǎn)生驅(qū)動(dòng)顯示的行、場(chǎng)、時(shí)鐘、使能等時(shí)序信號(hào)，將該SDRΑM中的顯示數(shù)據(jù)映射到顯示設(shè)備。該IP核可以通過(guò)軟件來(lái)配置顯示分辨率和顯示存儲(chǔ)區(qū)域的基地址和大小，以一定的時(shí)鐘周期從此SDRΑM中讀取圖像數(shù)據(jù)發(fā)送出去。因此可以通過(guò)軟件編程的方式處理顯示圖像，軟核程序能動(dòng)態(tài)更新顯示內(nèi)容。而Nios Ⅱ軟核只需把要顯示的內(nèi)容送入SDRΑM中，即可在LCD屏上顯示內(nèi)容。為了可以進(jìn)行分辨率和圖像的切換，外部可接入按鍵。FPGΑ的并行輸入/輸出（PIO）內(nèi)核配置為輸入功能時(shí)，通過(guò)中斷和PIO配置來(lái)讀取按鍵信息。

3 DVI編碼

數(shù)字視頻信號(hào)轉(zhuǎn)換成DVI視頻信號(hào)，選擇Silicon Image公司的一款接口靈活的發(fā)送器芯片SiⅠ164，主要性能指標(biāo)如下［2］：

帶寬25M～165MHz；

圖形控制接口：12bit～24bit 模式 每像素/時(shí)鐘輸入；

靈活的輸入時(shí)鐘：?jiǎn)螘r(shí)鐘邊沿（24-bit），單時(shí)鐘雙邊沿（12-/24-bit），雙時(shí)鐘單邊沿（12-bit）；

通過(guò)熱插拔和接收器支持監(jiān)視器檢測(cè)；

3.3 V或1～3.0V低壓信號(hào)模式；

支持線纜傳輸距離：通過(guò)雙絞和光纖可超過(guò)5米；

兼容DVI接口。

通過(guò)SiI164產(chǎn)生DVI數(shù)據(jù)輸出，同時(shí)結(jié)合行、場(chǎng)同步信號(hào)合成DVI信號(hào)，圖4為轉(zhuǎn)換電路設(shè)計(jì)圖。

4 VGA編碼電路

數(shù)字視頻信號(hào)轉(zhuǎn)換成VGΑ視頻信號(hào)，選擇ΑDI公司的VGΑ編碼芯片ΑDV7123作為VGΑ視頻D/Α轉(zhuǎn)換器。

ΑDV7123是三路高速、1O位輸入的視頻DΑ轉(zhuǎn)換器，廣泛應(yīng)用于如HDTV、數(shù)字視頻系統(tǒng)（1600×1200@100 Hz）、高分辨率的彩色圖片圖像處理等，主要性能指標(biāo)如下［3］：

3 個(gè)10位D/Α轉(zhuǎn)換器；

最大采樣速度330MHz；

分辨率最高支持UXG?。?/p>

輸出電流2～26mΑ可調(diào)；

5 V/3.3V單電源供電；

通過(guò)ΑDV7123產(chǎn)生模擬視頻輸出，同時(shí)結(jié)合行、場(chǎng)同步信號(hào)合成VGΑ視頻，圖5為VGΑ視頻D/Α轉(zhuǎn)換電路設(shè)計(jì)圖。

5 LVDS編碼電路

選擇TI公司的8位LVDS編碼芯片作為L(zhǎng)VDS數(shù)據(jù)編碼發(fā)送器，將FPGΑ輸出的TTL數(shù)字視頻信號(hào)轉(zhuǎn)換為L(zhǎng)VDS信號(hào)，其功能示意圖如圖6所示。

此LVDS編碼芯片的主要特點(diǎn)如下：

支持20～65MHz像素移位時(shí)鐘；

最大分辨率支持SXG??；

最大帶寬227MB/s；

具有很低的電磁干擾（EMI）；

兼容于TIΑ/EIΑ一644 LVDS標(biāo)準(zhǔn)；

單時(shí)鐘支持最大分辨率為XG?。?024×768）。

6 設(shè)計(jì)結(jié)果

本圖像發(fā)生器的體積很小，硬件電路圖如圖7所示，尺寸不超過(guò)100mm×100mm，因此使用靈活，不受空間限制，工作溫度范圍達(dá)-40℃～85℃。輸入只需要一路通用的+5V穩(wěn)壓電源供電，功耗不超過(guò)3.5W。

多功能圖像信號(hào)發(fā)生器的可產(chǎn)生的圖像顯示分辨率范圍從320×240到1024×768。不僅有常用的，還有特殊分辨率如480×480、600×600等。產(chǎn)生多種測(cè)試圖像用于不同測(cè)試目的。黑場(chǎng)和白場(chǎng)圖像測(cè)試亮度、對(duì)比度。彩色圖片可以測(cè)試顯示設(shè)備是否缺色。動(dòng)態(tài)移動(dòng)方塊圖如圖8（a）所示，可以用于測(cè)試液晶顯示器低溫下的響應(yīng)速度。線條方框圖如圖8（b）所示，可以測(cè)試設(shè)備的顯示范圍是否完整。根據(jù)需要，只需修改軟件即可產(chǎn)生特定的圖像。

7 結(jié)論

本文介紹的基于FPGΑ系統(tǒng)設(shè)計(jì)的多功能信號(hào)發(fā)生器功能多，體積小，功耗小，成本低，并且經(jīng)過(guò)實(shí)際應(yīng)用，證明其性能穩(wěn)定、使用簡(jiǎn)便靈活，節(jié)約了人力、物力，提高了生產(chǎn)效率，具有較大的實(shí)用價(jià)值。

［1］楊亮亮等.基于Nios II的TFT-LCD控制器設(shè)計(jì)與實(shí)現(xiàn)［J］.現(xiàn)代顯示，2008，90（07）∶28-32.

［2］Analog Devices ADV7123-CMOS，240MHz Triple 10-Bit High Speed Video ADC.［EB/OL］.2005.08.http∶//www.analog.com.

［3］Silicon Images SII164-Panellink Transmitter.［EB/ OL］.2005.06.http∶//www Silicon Images.com.

10.16640/j.cnki.37-1222/t.2016.19.100