幀格式可編程的PCM信號(hào)源設(shè)計(jì)

童林，孫宏

（中國電子科技集團(tuán)公司第四十一研究所，山東青島266555）

幀格式可編程的PCM信號(hào)源設(shè)計(jì)

童林*，孫宏

（中國電子科技集團(tuán)公司第四十一研究所，山東青島266555）

針對(duì)遙測(cè)PCM模擬源輸出信號(hào)參數(shù)不可調(diào)的問題，提出了一種輸出幀格式可編程的PCM信號(hào)源設(shè)計(jì)方法。該方法以FPGA作為邏輯控制中心，充分利用其內(nèi)部資源靈活配置的特點(diǎn)，實(shí)現(xiàn)了一種碼率連續(xù)可調(diào)、幀格式可編程的PCM信號(hào)源。實(shí)驗(yàn)測(cè)試結(jié)果表明：設(shè)計(jì)的信號(hào)源能夠輸出主幀1～1024、副幀1～256范圍內(nèi)幀格式可編程的PCM數(shù)據(jù)流，數(shù)據(jù)流可以選擇正弦波、三角波、方波、鋸齒波、隨機(jī)數(shù)及固定值數(shù)據(jù)。

遙測(cè)；信號(hào)源；PCM；輸出可調(diào)

遙測(cè)模擬設(shè)備即PCM信號(hào)源，能夠完成遙測(cè)系統(tǒng)的基本測(cè)試，提供系統(tǒng)所需的外部檢測(cè)信號(hào)。信號(hào)源輸出的模擬信號(hào)主要由幀同步碼組加上各個(gè)通道的數(shù)據(jù)按照一定的格式組成，并通過并串轉(zhuǎn)換，實(shí)現(xiàn)PCM碼流的串行輸出，作為檢測(cè)遙測(cè)設(shè)備的模擬信號(hào)發(fā)生器。

隨著遙測(cè)技術(shù)在航天、航空、氣象和衛(wèi)星等領(lǐng)域的應(yīng)用越來越多，對(duì)遙測(cè)設(shè)備的測(cè)試要求也越來越嚴(yán)格，傳統(tǒng)的單一、低頻、定頻和參數(shù)不可調(diào)的遙測(cè)模擬設(shè)備已不能滿足日益復(fù)雜的應(yīng)用需求［1-4］。為了解決傳統(tǒng)遙測(cè)信號(hào)源輸出信號(hào)簡(jiǎn)單、通道不可調(diào)的問題，本文提出了一種基于FPGA的多通道輸出可配置的通用PCM信號(hào)源。利用FPGA內(nèi)部豐富的RAM和ROM資源及其特點(diǎn)，解決了使用外部EPROM輸出PCM信號(hào)格式單一、固定的問題［5-6］。

該設(shè)計(jì)能夠?qū)崿F(xiàn)1024通道以內(nèi)的任意通道數(shù)的參數(shù)配置，參數(shù)包括正弦波、方波、三角波、鋸齒波、隨機(jī)數(shù)和固定值等6種波形，固定值支持用戶自定義，每個(gè)通道支持8 bit和16 bit字長(zhǎng)可選。

1　信號(hào)源設(shè)計(jì)

參數(shù)可調(diào)的PCM信號(hào)源框圖如圖1，主要包括背板總線接口、LVDS通信模塊、FPGA控制模塊、輸出驅(qū)動(dòng)模塊和電源模塊。LVDS通信模塊實(shí)現(xiàn)指令數(shù)據(jù)流的高速接收和解串的功能，包括高速串化器和高速解串器兩個(gè)部分。FPGA則完成通道參數(shù)配置和數(shù)據(jù)存儲(chǔ)等信號(hào)源基本功能實(shí)現(xiàn)的邏輯控制，電源模塊提供信號(hào)源電路基本的電壓信號(hào)，信號(hào)源的輸出驅(qū)動(dòng)電路實(shí)現(xiàn)PCM碼流的單端輸出和差分輸出。

信號(hào)源工作原理：通過計(jì)算機(jī)配置每條通道的波形，并將配置后的參數(shù)進(jìn)行打包，下發(fā)給PCM信號(hào)源卡；背板總線上的指令數(shù)據(jù)流經(jīng)過LVDS解串后傳輸至FPGA邏輯控制單元，由其對(duì)指令進(jìn)行接收和處理，并將數(shù)據(jù)流中的參數(shù)和用戶定義的固定值寫入內(nèi)部RAM進(jìn)行存儲(chǔ)；當(dāng)寫入完成時(shí)分別讀取各通道參數(shù)，根據(jù)參數(shù)值讀取相應(yīng)的波形數(shù)據(jù)；最后，將并行的波形數(shù)據(jù)并串轉(zhuǎn)化，輸出PCM串行碼流。

在本設(shè)計(jì)中，通道個(gè)數(shù)即為PCM碼的副幀長(zhǎng)度，可定義范圍為1～1 024。PCM信號(hào)源波形參數(shù)支持6種信號(hào)：正弦波、方波、三角波、鋸齒波、隨機(jī)數(shù)和固定值，其中固定值的內(nèi)容可在計(jì)算機(jī)軟件上編輯。

1.1指令流接收電路

在PCM信號(hào)源指令數(shù)據(jù)流的接收電路上，采用了低壓差分接口技術(shù)（LVDS）。通過連接背板總線，實(shí)現(xiàn)信號(hào)源與背板之間的高速數(shù)據(jù)通信。LVDS是一種效率極高的技術(shù)，具有低擺幅輸出電壓、高傳輸速率和低功耗的優(yōu)點(diǎn)，使得其在高速數(shù)據(jù)通信電路設(shè)計(jì)中經(jīng)常被使用［6，7］。因此，能夠滿足設(shè)計(jì)中對(duì)數(shù)據(jù)和指令的高速接收要求。在本設(shè)計(jì)中選用了集成高速串化器和解串器于一體的18 bit DS92LV18芯片，其具有支持15 MHz～66 MHz的時(shí)鐘、獨(dú)立的發(fā)送器和接收器操作、內(nèi)部PLL、線性回環(huán)和本地回環(huán)模式等特點(diǎn)。

1.2輸出驅(qū)動(dòng)電路

為了提高PCM信號(hào)源的通用性，設(shè)計(jì)了單端或差分兩種輸出方式。單端輸出之前，使用了一個(gè)AD?uM1200雙通道數(shù)字隔離器對(duì)輸出信號(hào)進(jìn)行隔離。其中ADuM120x系列隔離器支持低電壓工作并能實(shí)現(xiàn)電平轉(zhuǎn)換，具有很低的脈寬失真（<3 ns）和直流校正功能，自帶的刷新電路保證了即使不存在輸入跳變的情況下輸出狀態(tài)也能與輸入狀態(tài)相匹配的優(yōu)點(diǎn)。差分輸出則通過采用DS26C31M單端轉(zhuǎn)差分驅(qū)動(dòng)芯片來實(shí)現(xiàn)，該芯片是一個(gè)4路CMOS 3態(tài)差分線驅(qū)動(dòng)器，其滿足RS-422的EIA標(biāo)準(zhǔn)需求，支持將輸入的TTL或CMOS電平轉(zhuǎn)換為RS-422電平輸出。

2　協(xié)議與軟件實(shí)現(xiàn)

為了實(shí)現(xiàn)多通道輸出波形可配置的PCM信號(hào)源的設(shè)計(jì)，需要將計(jì)算機(jī)下發(fā)的基本參數(shù)配置信息和固定值接收和存儲(chǔ)，這一過程主要通過邏輯控制單元實(shí)現(xiàn)。其中FPGA內(nèi)部程序框圖如圖2所示。

圖2　FPGA程序框圖

圖2中，主要模塊包括：指令接收和處理模塊、參數(shù)信息存儲(chǔ)模塊、波形數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)產(chǎn)生模塊和PCM碼并串轉(zhuǎn)換輸出模塊。當(dāng)接收到指令數(shù)據(jù)流，信號(hào)源首先完成基本PCM輸出參數(shù)（碼率、字長(zhǎng)、副幀幀數(shù)和同步字等）的配置。當(dāng)各通道配置完成后，輸出的并行數(shù)據(jù)經(jīng)過FIFO緩沖，輸入到PCM并串轉(zhuǎn)換模塊，將并行的8位數(shù)據(jù)信號(hào)轉(zhuǎn)換為串行碼流輸出，此時(shí)轉(zhuǎn)換時(shí)鐘是FIFO讀時(shí)鐘的8倍。

2.1參數(shù)包協(xié)議

參數(shù)可調(diào)信號(hào)源設(shè)計(jì)的關(guān)鍵之一，是設(shè)計(jì)一個(gè)信號(hào)源與計(jì)算機(jī)軟件通信的協(xié)議。在本設(shè)計(jì)中，為了方便底層硬件的接收和存儲(chǔ)，將配置的通道參數(shù)和固定值數(shù)據(jù)按照一定的格式進(jìn)行打包下發(fā)。PCM信號(hào)源則根據(jù)接收到的參數(shù)包起始和結(jié)束標(biāo)志信號(hào)完成各個(gè)通道參數(shù)的接收和存儲(chǔ)過程，其主要下發(fā)的參數(shù)包格式如表1所示，其中數(shù)據(jù)類型data［9：8］用二進(jìn)制表示，data［7：0］用十六進(jìn)制表示。

表1　參數(shù)包格式

其中將數(shù)據(jù)的高兩位data［9：8］作為區(qū)分?jǐn)?shù)據(jù)（“00”）、地址（“01”）、命令（“10”）和參數(shù)（“11”）的標(biāo)志，data［7：0］則為具體的數(shù)值。8位波形參數(shù)范圍為“00～05”，分別對(duì)應(yīng)正弦波、方波、三角波、鋸齒波、隨機(jī)數(shù)和固定值6種類型。信號(hào)源地址為“01”，起始命令為“20”，參數(shù)包結(jié)束命令為“21”，固定值默認(rèn)16位。波形ROM中偶數(shù)地址存16位的高8位，奇數(shù)地址則為低8位，與固定值RAM相同。

2.2數(shù)據(jù)包接收與存儲(chǔ)

指令接收和處理模塊首先記錄下設(shè)置的副幀長(zhǎng)度（即通道數(shù)p_max），作為判斷參數(shù)存儲(chǔ)完成的一個(gè)信號(hào)。在接收到通道配置數(shù)據(jù)包的起始命令（“20”）后，開始接收和存儲(chǔ)通道參數(shù)進(jìn)程。當(dāng)通道參數(shù)_RAM寫地址（addra）≤p_max以及包數(shù)據(jù)中高兩位data［9：8］為“11”（參數(shù)標(biāo)志）時(shí)，將此時(shí)data ［7：0］寫入?yún)?shù)存儲(chǔ)模塊。同時(shí)，判斷參數(shù)類型，如果當(dāng)前通道參數(shù)為固定值時(shí)，將參數(shù)后的兩個(gè)低8位數(shù)據(jù)寫入固定值RAM模塊中進(jìn)行存儲(chǔ)，其他波形參數(shù)后的固定值數(shù)據(jù)忽略。這就保證了設(shè)置的通道固定值按順序進(jìn)行存儲(chǔ)，便于數(shù)據(jù)產(chǎn)生單元讀取。

如圖3所示，數(shù)據(jù)包接收時(shí)保證固定值RAM和通道參數(shù)RAM讀無效。當(dāng)完成一次接收后，將寫使能置零并保持寫地址不變，同時(shí)反饋給通道配置與數(shù)據(jù)產(chǎn)生控制單元一個(gè)寫完成標(biāo)志flag。假設(shè)通道參數(shù)RAM中灰色部分為固定值參數(shù)，則固定值RAM中兩個(gè)地址對(duì)應(yīng)1個(gè)通道。為防止地址溢出，當(dāng)寫地址達(dá)到最大時(shí)，保持寫地址最大，不執(zhí)行加一操作。

圖3　參數(shù)配置讀寫框圖

2.3多通道配置

各通道數(shù)據(jù)能夠正確輸出的前提是，寫完成標(biāo)志flag='1'，且讀數(shù)據(jù)ROM或固定值RAM時(shí)通道參數(shù)已準(zhǔn)備好。取數(shù)據(jù)之前，先按地址順序訪問參數(shù)RAM，判斷出對(duì)應(yīng)的波形。數(shù)據(jù)產(chǎn)生單元先輸出幀頭（EB 90或9A BC B5 2C），之后根據(jù)波形參數(shù)從對(duì)應(yīng)的波形ROM中取出相應(yīng)的數(shù)據(jù)。當(dāng)輸出完一個(gè)副幀長(zhǎng)度數(shù)據(jù)后，開始下一副幀的輸出。如果字長(zhǎng)為16 bit，則每一幀需從每個(gè)波形ROM或固定值RAM中順序讀出2個(gè)數(shù)據(jù)，即每條通道由2個(gè)8 bit數(shù)據(jù)組成。字長(zhǎng)為8 bit時(shí)，讀取波形ROM高8 bit的數(shù)據(jù)或讀取固定值RAM中的低8 bit固定數(shù)，如圖4是多通道配置的基本時(shí)序圖。

圖4　通道參數(shù)配置時(shí)序圖

多通道參數(shù)可配置主要是利用RAM可讀寫和ROM只讀的特性來實(shí)現(xiàn)的，當(dāng)參數(shù)或固定值寫完之后，使寫無效，之后讀取參數(shù)和固定值時(shí)，將固定值RAM和通道參數(shù)RAM作為ROM進(jìn)行循環(huán)讀操作。此時(shí)，這兩個(gè)RAM相當(dāng)于ROM。

3　試驗(yàn)結(jié)果與性能驗(yàn)證

為了驗(yàn)證設(shè)計(jì)的PCM信號(hào)源的功能及其特性，將對(duì)應(yīng)的PCM解碼和傳輸卡插入背板，并將其數(shù)據(jù)輸入與信號(hào)源的輸出相連進(jìn)行實(shí)驗(yàn)。PCM信號(hào)源產(chǎn)生的PCM串行碼流解碼后傳送到計(jì)算機(jī)，通過計(jì)算機(jī)軟件進(jìn)行數(shù)據(jù)分析、波形顯示和全幀顯示，從而驗(yàn)證設(shè)計(jì)的準(zhǔn)確性和可靠性。圖5是測(cè)試多通道輸出可調(diào)的PCM信號(hào)源時(shí)計(jì)算機(jī)記錄和存儲(chǔ)的一段數(shù)據(jù)，此時(shí)下發(fā)的配置參數(shù)為：副幀長(zhǎng)度（通道數(shù)）為100，幀頭為EB90，副幀幀數(shù)（行數(shù)）為10，通道設(shè)置如圖所示。圖6為100通道16 bit字長(zhǎng)時(shí)的一段數(shù)據(jù)，圖7為1 024通道8 bit字長(zhǎng)、幀頭為9A BC B5 2C的一段數(shù)據(jù)，圖示中14 6F和65 43 4A D3為副幀幀結(jié)束的幀頭。

圖5　100通道一幀數(shù)據(jù)

圖6　100通道16位字長(zhǎng)

圖7　1024通道8位字長(zhǎng)

可配置的通道數(shù)大小與FPGA內(nèi)部定義的p_macx（副幀長(zhǎng)度）信號(hào)有關(guān)，在本設(shè)計(jì)中p_max為10 bit，通道參數(shù)_RAM深度為1 kbyte，并且支持每個(gè)通道16 bit數(shù)據(jù)輸出。通過多次進(jìn)行不同設(shè)置的實(shí)驗(yàn)和計(jì)算機(jī)的分析，驗(yàn)證了所設(shè)計(jì)的多通道可調(diào)PCM信號(hào)源的正確性和可靠性。

4　結(jié)論

本文設(shè)計(jì)了一種多通道輸出波形可調(diào)的PCM信號(hào)源，該信號(hào)源在設(shè)計(jì)中充分利用了FPGA內(nèi)部的RAM和ROM邏輯資源及其特點(diǎn)。詳細(xì)介紹了多通道可配置實(shí)現(xiàn)的協(xié)議及其軟件設(shè)計(jì)方法，該設(shè)計(jì)已能夠?qū)崿F(xiàn)高達(dá)1 024個(gè)通道參數(shù)的配置，支持每條通道8 bit或16 bit的數(shù)據(jù)輸出，碼率范圍為1 Mbit/s～10 Mbit/s。這種設(shè)計(jì)方法使得其在復(fù)雜多樣化信號(hào)源、多通道可配置設(shè)計(jì)和PCM模擬應(yīng)用中具有很高的應(yīng)用價(jià)值和參考價(jià)值。

［1］張彥軍，劉龍飛，劉薇.基于FPGA的通用PCM測(cè)試儀的設(shè)計(jì)［J］.火力與指揮控制，2013，38（1）：145-148.

［2］高培先，喬?hào)|峰.脈沖編碼調(diào)制模擬器設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2006，14（12）：1700-1703.

［3］楊聰偉.通用遙測(cè)信號(hào)源設(shè)計(jì)［J］.航天器工程，2008，17（3）：67-70.

［4］馮文全，張曉林，蔣樂.內(nèi)嵌高斯白噪聲模塊的可編程衛(wèi)星信號(hào)模擬源［J］.航空學(xué)報(bào)，2006，27（6）：1189-1193.

［5］左海洋，馬成炎，孫玲玲.PCM編解碼器中高性能開關(guān)電容濾波器設(shè)計(jì)［J］.電子器件，2010，33（6）：772-776.

［6］張會(huì)新，張鳳英，馬睿，等.一種多指令信號(hào)源遙測(cè)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［J］.電子器件，2015，38（2）：458-462.

［7］王冰，靳學(xué)明.LVDS技術(shù)及其在多信道高速數(shù)據(jù)傳輸中的應(yīng)用［J］.電子技術(shù)應(yīng)用，2003，29（03）：55-57.

［8］易敏，蘇淑靖.基于LVDS的高可靠性數(shù)據(jù)傳輸設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2014，31（9）：131-134.

童林（1984-），男，漢族，安徽蒙城人，中國電子科技集團(tuán)公司第四十一研究所，工程師，主要研究方向?yàn)閿?shù)字信號(hào)處理技術(shù)研究，cetcyqoffice@163.com；

孫宏（1967-），男，漢族，安徽蚌埠人，中國電子科技集團(tuán)公司第四十一研究所，研究員級(jí)高工，主要研究方向?yàn)橥ㄐ艂鬏斉c協(xié)議測(cè)試研究。

The Design of Pulse Code Modulation Signal Source with Programmable Frame Format

TONG Lin*，SUN Hong
（The 41st Institute of China Electronics Technology Group Corporation，Qingdao Shandong 266555，China）

Aiming at the problem that the output signal parameters of the telemetry PCM（Pulse Code Modulation）analog source output signal is not adjustable，a PCM signal source has been proposed for the design of output frame format programmable.The method takes FPGA as the logical control center，makes full use of its internal resources and flexible configuration features，and achieves a continuously variable bit rate，frame format programmable PCM signal sources.Test results show that the design of signal source can output the main frame 1～1 024，deputy frame 1 to 256 within the scope of the frame format of programmable PCM data streams.Data flow can choose sine wave，tri?angle wave，square wave，sawtooth wave，random number，and a fixed value data.

telemetry；signal source；PCM（Pulse Code Modulation）；output adjustable

TN919

A

1005-9490（2016）02-0334-05

EEACC：6210J10.3969/j.issn.1005-9490.2016.02.018

2015-06-01修改日期：2015-07-10