一種高速背板用高密度數(shù)據(jù)傳輸連接器設(shè)計*

邵建興，張杰

（上海航天科工電器研究院有限公司，上海200331）

一種高速背板用高密度數(shù)據(jù)傳輸連接器設(shè)計*

邵建興*，張杰

（上海航天科工電器研究院有限公司，上海200331）

從理論設(shè)計、仿真分析和產(chǎn)品測試3個方面對一種高速背板用高密度數(shù)據(jù)傳輸連接器進行了分析設(shè)計。通過對差分信號的特征阻抗、串?dāng)_、插入損耗等參數(shù)的分析，對連接器的插針接觸件、PCB傳輸線和介質(zhì)體進行了設(shè)計。采用電磁場與電路聯(lián)合仿真的分析方法，從時域、頻域和數(shù)據(jù)域3個方面對所設(shè)計的連接器進行了仿真分析。最后，通過對連接器的信號完整性測試結(jié)果表明：連接器的高速性能滿足12.5 Gbit/s的高速背板傳輸性能要求。

高密度；數(shù)據(jù)傳輸；連接器；高速背板；信號完整性

隨著通信系統(tǒng)中電子設(shè)備越來越多，且設(shè)備越來越復(fù)雜，數(shù)據(jù)總線、時鐘及鏈路速度均在不斷攀升，以滿足高速數(shù)據(jù)互連傳輸?shù)男枰８咚贁?shù)據(jù)傳輸使脈沖信號的前沿變得越來越陡峭，信號在整個通信鏈路中的可靠性傳輸至關(guān)重要［1-5］。背板是高速互連系統(tǒng)中的重要部件，其性能的優(yōu)劣直接關(guān)乎整個系統(tǒng)能否正常工作。作為高速背板的“橋梁”與“樞紐”，高速連接器的研究及應(yīng)用在計算機、雷達、指揮、通訊、航電、宇航等系統(tǒng)中起著極為重要的地位和作用。

高速連接器是二十世紀(jì)九十年代發(fā)展起來的用于連接和傳輸高速數(shù)字信號的一類新型連接器，其類型主要有ERNI公司的ZD連接器、Tyco公司的VITA連接器、Amphenol公司的LRM系列連接器等（圖1）。

目前高速連接器傳輸速率已經(jīng)或正在由6.25 Gbit/s向25 Gbit/s甚至40 Gbit/s速率推進，連接器的信號間距也從原來的2.54 mm縮小到1.27 mm甚至是0.5 mm［1-8］。

基于高速背板的應(yīng)用要求，本文設(shè)計了一種高密度數(shù)據(jù)傳輸連接器。通過加工實物及產(chǎn)品測試，所設(shè)計的連接器滿足實際使用要求。

圖1　典型高速傳輸連接器

1　高速連接器設(shè)計

高速傳輸連接器的設(shè)計是一項精細復(fù)雜的工作，需要涉及信號完整性、機械、材料、力學(xué)等諸多理論學(xué)科，如圖2所示。

圖2　高速連接器信號完整性設(shè)計

與傳統(tǒng)的連接器相比，高速連接器需研究高速數(shù)字信號的完整性互連與傳輸。主要包括阻抗、串?dāng)_、信號延時偏差、插入損耗、眼圖和誤碼率等幾個方面［4-7］。

1.1設(shè)計指標(biāo)

結(jié)合背板的使用要求，連接器的技術(shù)指標(biāo)如下：（1）信號間距：1.35 mm×1.8 mm（插頭）；1.8 mm×1.8 mm（插座）；（2）傳輸速率：12.5 Gbit/s；（3）差分串?dāng)_：≤-30 dB；（4）差分阻抗：（100±10）Ω；（5）差分誤碼率：≤10-12。

從以上指標(biāo)要求可見，該連接器具有信號間距小，傳輸速率高的特點。因此，在整個結(jié)構(gòu)設(shè)計中，產(chǎn)品設(shè)計的難點在于如何保證高密度下信號的完整性傳輸。

1.2整體結(jié)構(gòu)設(shè)計

高速連接器分為插頭和插座兩個部分。其中，插頭主要由插針接觸件、介質(zhì)基座、PCB晶片組成；插座主要有插針接觸件、介質(zhì)基座兩個部分組成。根據(jù)實際高速背板的使用要求，連接器的整體結(jié)構(gòu)如圖3所示。

圖3　連接器結(jié)構(gòu)示意圖

1.3插針接觸件設(shè)計

一般情況下，高速連接器采用單端和差分兩種傳輸線。由于差分對具有功耗低、抗干擾性強、傳輸距離遠等優(yōu)點，高速連接器多采用差分傳輸線進行信號傳輸。本文所采用的接觸件為片狀接觸件（圖4）。當(dāng)插頭和插座對接時，通過插座端插針的正向壓力以保證信號的可靠連接。

在兼顧連接器機械、環(huán)境性能的前提下，連接器的信號接觸件選用導(dǎo)電性能良好的銅合金材料，并對其接觸區(qū)表面采用鍍金處理工藝。同時，通過減小接觸件表面的粗糙度，以減小連接器在信號傳輸過程中高頻分量的衰減［1］。

圖4　插針接觸件結(jié)構(gòu)示意圖

1.4PCB晶片設(shè)計

高速PCB晶片是本連接器的一個關(guān)鍵零件，采用PCB晶片作為傳輸介質(zhì)，可以很好的控制傳輸線的特征阻抗，而差分對具有良好地抗干擾能力，可以提高信號的傳輸能力。通過采用兩種PCB板，形成較為完整的差分線屏蔽結(jié)構(gòu)，可以有效控制差分傳輸線間的信號串?dāng)_（圖5）。

從圖5可見，通過合理設(shè)置差分線的邊緣間距，使其在滿足特征阻抗指標(biāo)的前提下，兩信號線間的緊耦合可達到增強抗外部干擾的目的。同時，通過在兩個差分傳輸對之間增加防護布線，并采用通孔將防護布線與信號回路“地”相連接，從而可顯著增加兩個差分對之間的隔離度。需要注意的是，通孔的間距應(yīng)防止最高傳輸頻率處的信號諧振。

PCB板上的差分傳輸線特征阻抗可通過微帶線的模型，采用Polar Si6000軟件來進行計算（圖6）。

高速信號在PCB板的損耗主要由導(dǎo)體的趨膚效應(yīng)、介質(zhì)損耗、銅箔粗糙度和介質(zhì)板的波纖效應(yīng)等因素組成，且這幾個因素均與信號的速率相關(guān)。當(dāng)速率達到12.5 Gbit/s時，銅箔粗糙度的影響便不可忽略，高粗糙度銅箔所產(chǎn)生的額外損耗往往會比低粗糙度銅箔顯著［1］。因此，在PCB晶片設(shè)計過程中，應(yīng)選用低粗糙度的覆銅板。

圖5　PCB晶片結(jié)構(gòu)示意圖

圖6　PCB差分阻抗計算

1.5介質(zhì)體設(shè)計

在高速連接器的設(shè)計過程中，介質(zhì)材料應(yīng)選用高速性能穩(wěn)定（如相對介電常數(shù)、介質(zhì)損耗角正切等）的絕緣材料，以降低高速信號傳輸?shù)慕橘|(zhì)損耗。典型的高速連接器用絕緣介質(zhì)材料有FR4、PPS、LCP、TPX、Rogers等。

本項目介質(zhì)體結(jié)構(gòu)示意圖如圖7所示。

該結(jié)構(gòu)具有良好的機械強度和抗振動沖擊性能。同時，由于采用高頻性能良好的LCP材料，使差分接觸件的信號插損較普通材料顯著降低，從而可以有效保證高數(shù)據(jù)速率傳輸要求。該連接器介質(zhì)基座的制造難點主要絕緣材料的精密注塑成型技術(shù)。

圖7　介質(zhì)體結(jié)構(gòu)示意圖

2　高速連接器信號完整性仿真分析

因高速連接器具有結(jié)構(gòu)復(fù)雜、形式多樣、傳輸速率高等特點，理論分析方法僅能在連接器設(shè)計初期對其性能進行粗略估算，產(chǎn)品的真實性能需通過仿真分析甚至是實測進行驗證。高速連接器的仿真分析包括仿真模型構(gòu)建、模型仿真和結(jié)果分析3個部分。其中，模型構(gòu)建應(yīng)根據(jù)相關(guān)軟件所用的數(shù)值計算方法，對連接器結(jié)構(gòu)進行綜合評估，合理忽略連接器中不影響產(chǎn)品高速性能的微小結(jié)構(gòu)或是輔助零件結(jié)構(gòu)，以減小計算機內(nèi)存的耗用，提高仿真速度，增強仿真的可行性［9-11］。

為了驗證所設(shè)計的產(chǎn)品結(jié)構(gòu)的高速傳輸性能指標(biāo)要求，我們采用Ansoft HFSS和Designer對所設(shè)計的連接器分別進行了協(xié)同仿真，其仿真示意圖和仿真結(jié)果如圖8～圖10所示。

圖8　HFSS仿真模型

圖9　聯(lián)合仿真（HFSS&Designer）模型

圖10　高速連接器仿真結(jié)果

從仿真結(jié)果可見，連接器的差分特征阻抗為90 Ω～109.5 Ω；近端串?dāng)_為-32 dB（max）@DC～30 GHz；遠端串?dāng)_為-31.6 dB（max）@DC～30 GHz；眼圖滿足傳輸模板要求。因此，高速傳輸性能滿足高速背板典型指標(biāo)的要求。

3　高速連接器測試

對于高速傳輸連接器信號完整性測試，必須制作專門的PCB測試板。同時，為了匹配測試設(shè)備的射頻電纜，需在測試夾具上安裝高性能的SMA接口，圖11為連接器信號完整性測試圖夾具示意圖。

通過對連接器的頻域（串?dāng)_、插入損耗、回波損耗）、時域（特征阻抗、傳輸延遲）和數(shù)據(jù)域（眼圖、誤碼率）等指標(biāo)的測試［12］，可實際檢驗所設(shè)計的連接器是否滿足設(shè)計指標(biāo)要求。本文采用TDR阻抗測試儀、矢量網(wǎng)絡(luò)分析儀、誤碼率測試儀等設(shè)備對連接器進行信號完整性測試，測試結(jié)果如圖12所示。

從圖12可見，所設(shè)計的高密度數(shù)據(jù)傳輸連接器的差分阻抗為90.6 Ω～109 Ω；插入損耗為-3dB@DC～5 GHz；近端串?dāng)_為32.24 dB（max）@DC～30 GHz；遠端串?dāng)_為36.45 dB（max）@DC～30 GHz；誤碼率小于10-12；傳輸眼圖滿足模板要求。

綜上所述，連接器測試結(jié)果與仿真結(jié)果基本一致，性能指標(biāo)滿足高速背板指標(biāo)要求。

圖11　產(chǎn)品及測試夾具

圖12　連接器信號完整性測試圖

4　結(jié)論

本文對高速背板用高密度高速傳輸連接器進行了設(shè)計。通過對連接器插針、PCB晶片以及介質(zhì)基座的電氣、結(jié)構(gòu)及環(huán)境性能的設(shè)計，成功解決了高密度數(shù)據(jù)傳輸連接器的信號完整性、金屬插針連續(xù)電鍍及沖壓、介質(zhì)體的精密成型等關(guān)鍵技術(shù)。產(chǎn)品仿真分析與實測結(jié)果基本吻合，連接器可滿足高速背板的實際使用要求。本文所采用的分析及設(shè)計方法對高速傳輸連接器的研制具有良好的借鑒作用。

［1］Eric Bogatin.Signal Integrity：Simplified［M］.Beijing：Publishing House of Electronic Industry，2009：10-14.

［2］孔繁，盛衛(wèi)星，馬曉峰，等.高速背板互連的信號完整性仿真方法［J］.系統(tǒng)工程與電子技術(shù)，2014，36（10）：1082-1088.

［3］Guo Wei-Da，Shiue Guang-Hwa，Chien-Min Lin，et al.Compari?sons between Serpentine and Flat Spiral Delay Lines on Transient Reflection Transmission Waveforms and Eye Diagrams［J］.IEEE Transactions on Microwave Theory and Techniques，2006，54（4）：1379-1387.

［4］Stephen H Hall，Howard L Heck.Advanced Signal Integrity for High-Speed Digital Designs［M］.EILEY Press，2011：325-344.

［5］黎淑蘭.基于無耗和有耗介質(zhì)基底的串?dāng)_理論研究和分析［D］.北京：北京郵電大學(xué)，2005：1-4.

［6］王超.高速背板的電磁場建模及仿真［D］.合肥：中國科學(xué)技術(shù)大學(xué)，2007：8-11.

［7］張華.高速互連系統(tǒng)的信號完整性研究［D］.南京：東南大學(xué)，2005：1-3.

［8］Amleshi P，Shah V，Zhiping Yang，et al.25 Gbps Backplane Links Frequency and Time Domain Characterization-Correlation Study between Test and Full-Wave 3D EM Simulation［C］//2011 IEEE International Symposium on Electromagnetic Compatibility（EMC），2011：809-813.

［9］呂英華.計算電磁學(xué)的數(shù)值方法［M］.北京：清華大學(xué)出版社，2006：1-3.

［10］李明洋.HFSS應(yīng)用詳解-電磁仿真設(shè)計［M］.北京：人民郵電出版社，2010：42-64.

［11］謝擁軍，劉瑩，李磊，等.HFSS原理與工程應(yīng)用［M］.北京：科學(xué)出版社，2011：63-84.

［12］孫燈亮.信號完整性測量技術(shù)［M］.上海：上海交通大學(xué)出版社，2013：1-10.

邵建興（1984-），男，漢族，貴州安順人，工程師，主要從事微波集成信號的互連與傳輸技術(shù)研究，sjxccxz@163.com；

張杰（1965-），男，漢族，吉林長春人，研究員級高級工程師，上海航天科工電器研究院有限公司總工程師，主要從事高密度數(shù)據(jù)及射頻信號混裝技術(shù)研究。

Design of a High Density Connector for High-Speed Backplane*

SHAO Jianxing*，ZHANG Jie
（Shanghai Aerospace Science and Industry Electric Appliance Research Institute Co.，Ltd，Shanghai 200331，China）

A high density connector for high-speed backplane is designed and analyzed from theory，simulation and test.By analyzing the characteristic impedance，crosstalk and insert loss，the insert contact，PCB transmission line，substrate of the connector are designed.The connector simulation is performed from time-domain，frequency-domain and data-domain by using electromagnetic field and circuit combined simulation method.Finally，the signal integrity of the connector is tested，which shows that the connector can be used in 12.5 Gbit/s high speed backplane systems.

high density；data transmission；connector；high-speed backplane；signal integrity

TN602

A

1005-9490（2016）02-0291-07

EEACC：6210；2210B10.3969/j.issn.1005-9490.2016.02.011

項目來源：上海市科學(xué)技術(shù)委員會項目（13XD1421200）

205-05-11修改日期：2015-06-08