一種用于LED背光驅(qū)動(dòng)的帶隙基準(zhǔn)源

何曉宇

?

一種用于LED背光驅(qū)動(dòng)的帶隙基準(zhǔn)源

何曉宇

（中國(guó)電子科技集團(tuán)公司第四十七研究所，遼寧 沈陽(yáng) 110032）

依據(jù)帶隙基準(zhǔn)源的基本原理設(shè)計(jì)了一種用于LED背光驅(qū)動(dòng)芯片的帶隙基準(zhǔn)源，與傳統(tǒng)帶隙基準(zhǔn)源相比，設(shè)計(jì)的帶隙基準(zhǔn)源采用了無(wú)運(yùn)放電路結(jié)構(gòu)。該電路在基于0.5mm BCD工藝下完成設(shè)計(jì)，通過(guò)Hspice仿真表明，當(dāng)溫度在–40~+125℃變化時(shí)，基準(zhǔn)源輸出電壓在1.227 5~1.229 8 V之間變化，溫漂系數(shù)僅為11.36×10–6，基準(zhǔn)源供電電壓在6~8 V之間變化時(shí)，基準(zhǔn)源輸出電壓相對(duì)變化量為0.85%，滿足了設(shè)計(jì)要求。

LED背光驅(qū)動(dòng)；帶隙基準(zhǔn)；共源共柵；溝道長(zhǎng)度調(diào)制；啟動(dòng)電路；仿真

隨著照明技術(shù)的發(fā)展，人們對(duì)于全球性的能源短缺和環(huán)保問(wèn)題越來(lái)越關(guān)注，紛紛研究節(jié)能環(huán)保技術(shù)[1]。LED照明相比于傳統(tǒng)照明，具有長(zhǎng)壽命、高效率、低功耗等優(yōu)點(diǎn)，應(yīng)用越來(lái)越廣泛[2]。近年來(lái)，LED驅(qū)動(dòng)芯片的研究和發(fā)展取得迅速進(jìn)步，越來(lái)越多的驅(qū)動(dòng)芯片實(shí)現(xiàn)了低功耗和小型化。在LED驅(qū)動(dòng)芯片設(shè)計(jì)中，作為模擬電路或混合信號(hào)電路中電壓基準(zhǔn)的具有相對(duì)較高精度和穩(wěn)定度的基準(zhǔn)電壓源(Reference Voltage)是一個(gè)十分關(guān)鍵的模塊，它的溫度穩(wěn)定性以及抗噪性能影響著整個(gè)電路系統(tǒng)的精度和性能。模擬電路使用基準(zhǔn)源，或者是為了得到與電源無(wú)關(guān)的偏置，或是為了得到與溫度無(wú)關(guān)的偏置，其性能好壞直接影響電路的穩(wěn)定，可見基準(zhǔn)源是模擬或者數(shù)?；旌想娐分胁豢苫蛉钡囊徊糠郑虼艘部梢哉f(shuō)性能優(yōu)良的基準(zhǔn)源是一切電子系統(tǒng)設(shè)計(jì)最基本和最關(guān)鍵的核心之一。基準(zhǔn)源的輸出要求與其電源電壓、環(huán)境溫度和工藝的無(wú)關(guān)，LED驅(qū)動(dòng)芯片中基準(zhǔn)源為誤差放大器、比較器、振蕩器和過(guò)溫保護(hù)電路等提供參考電壓和電流。由于帶隙基準(zhǔn)源具有較好的溫度特性和較高的電源抑制比，通常采用帶隙基準(zhǔn)源作為基準(zhǔn)源。

由于應(yīng)用的多樣性，對(duì)基準(zhǔn)源的要求也有所不同。在高精度的比較器、A/D和D/A轉(zhuǎn)換器中，基準(zhǔn)源一般要求較低的溫漂系數(shù)和較高的電源抑制比。而通常采用的一階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)源溫度系數(shù)一般在20×10–6/℃~50×10–6/℃，因此，設(shè)計(jì)低溫度系數(shù)的帶隙基準(zhǔn)源一般必須進(jìn)行高階溫度補(bǔ)償。而在手提設(shè)備和無(wú)線通信方面，其對(duì)低電源需求的不斷增加，設(shè)計(jì)低壓工作的帶隙基準(zhǔn)源成為當(dāng)前基準(zhǔn)源研究的熱點(diǎn)。由于傳統(tǒng)帶隙基準(zhǔn)源的輸出電壓為1.2 V左右，所以對(duì)于電源電壓低于1.2 V的帶隙基準(zhǔn)源設(shè)計(jì)必須采用特殊的電路結(jié)構(gòu)，許多文獻(xiàn)都提出了輸出電壓低于1.2 V的帶隙基準(zhǔn)源電路結(jié)構(gòu)[3-4]。上述這些帶隙基準(zhǔn)源通常采用運(yùn)放鉗位或高階曲率補(bǔ)償?shù)入娐方Y(jié)構(gòu)，但其調(diào)試難度高，電路結(jié)構(gòu)復(fù)雜，電路功耗和版圖面積也都大幅度增加。而在LED驅(qū)動(dòng)芯片中，對(duì)于基準(zhǔn)源的溫度系數(shù)指標(biāo)和低電壓工作要求不是特別嚴(yán)格，選擇一種無(wú)運(yùn)放的簡(jiǎn)潔的帶隙基準(zhǔn)源電路結(jié)構(gòu)，不僅可以降低芯片功耗和面積，也大大簡(jiǎn)化了設(shè)計(jì)成本。

本文提出了一種應(yīng)用于LED驅(qū)動(dòng)芯片的無(wú)運(yùn)放、較為簡(jiǎn)潔的帶隙基準(zhǔn)源電路結(jié)構(gòu)。該結(jié)構(gòu)采用共源共柵鏡像電流源來(lái)減小由于溝道長(zhǎng)度調(diào)制效應(yīng)帶來(lái)的支路電流匹配誤差，提高了帶隙基準(zhǔn)源的溫度系數(shù)，同時(shí)，由于共源共柵鏡像電流源的超高等效小信號(hào)電阻抑制了電源波動(dòng)對(duì)帶隙基準(zhǔn)源輸出電壓的影響，提高了基準(zhǔn)源的電源抑制比，滿足了運(yùn)用于寬電源電壓范圍的LED驅(qū)動(dòng)芯片的要求。

1 電路結(jié)構(gòu)及原理分析

1.1 傳統(tǒng)的帶隙基準(zhǔn)源原理

圖1是傳統(tǒng)帶隙基準(zhǔn)源的原理圖。由于大多數(shù)工藝參數(shù)隨著溫度變化而變化，因此為了得到恒定的基準(zhǔn)電壓輸出需要將兩個(gè)具有相反溫度系數(shù)的電壓量線性疊加來(lái)產(chǎn)生一個(gè)盡量不隨溫度變化的電壓量。帶隙基準(zhǔn)源正是通過(guò)把合適權(quán)重的三極晶體管具有負(fù)溫度系數(shù)的基極發(fā)射極電壓be和具有正溫度系數(shù)的工作在不同電流密度的三極晶體管基極發(fā)射極電壓差Δbe相加而成。Δbe等于熱電壓T與ln的乘積（其中為兩個(gè)三極晶體管集電極電流密度的比值），如果把基極發(fā)射極電壓be乘以常量1，加上不同電流密度基極發(fā)射極的電壓差Δbe（Tln）乘以常量2，則可以產(chǎn)生帶隙基準(zhǔn)電壓的表達(dá)式為：

選取適當(dāng)?shù)?i>1和2值，使得

由這個(gè)理論得到的典型的基準(zhǔn)電壓原理圖如圖1所示，1和2值相等，圖1中運(yùn)算放大器A1的作用是通過(guò)深度負(fù)反饋，讓X點(diǎn)電壓和Y點(diǎn)電壓穩(wěn)定在近似相等的值。帶隙基準(zhǔn)電壓為:

圖1 傳統(tǒng)的帶隙基準(zhǔn)原理圖

為了得到零溫度系數(shù)，要讓

這種帶隙基準(zhǔn)由于需要運(yùn)算放大器，而運(yùn)放的使用會(huì)使得輸出電壓受到運(yùn)放失調(diào)電壓的影響，還有會(huì)消耗較大的功耗，調(diào)試難度大。通過(guò)上文對(duì)帶隙基準(zhǔn)原理的分析，運(yùn)放的主要作用是利用負(fù)反饋原理使X點(diǎn)和Y點(diǎn)電壓相等，使得三極管兩條支路電流相等，本文通過(guò)使用共源共柵電流鏡電路替代運(yùn)放，設(shè)計(jì)了一種無(wú)運(yùn)放的簡(jiǎn)潔帶隙基準(zhǔn)電路。

1.2 帶隙基準(zhǔn)電路設(shè)計(jì)

本文設(shè)計(jì)的電路如圖2所示，M6，M7，M9，M10，M13，M14通過(guò)共源共柵連接構(gòu)成電流鏡，使得流過(guò)Q0，Q1支路的電流相等。由于溝道調(diào)制效應(yīng)，盡管兩個(gè)MOS管都工作在飽和區(qū)且過(guò)驅(qū)動(dòng)電壓相同，但如果其源-漏電壓不同，流過(guò)MOS管的電流也會(huì)有一定偏差，也就影響了電流鏡像的比值，導(dǎo)致流過(guò)Q0，Q1支路的電流不相等，在此通過(guò)采用共源共柵電流鏡結(jié)構(gòu)來(lái)減小由于溝道長(zhǎng)度調(diào)制效應(yīng)引起的帶隙基準(zhǔn)對(duì)電源電壓的依賴性，提高了基準(zhǔn)電路的電源抑制比，同時(shí)提高了兩條支路的電流匹配精度[6]。在PMOS管M10的漏端和NMOS管M11的漏極之間串聯(lián)了電阻R0，采用這種自偏置的共源共柵結(jié)構(gòu)，可以減少偏置電路，節(jié)約功耗，優(yōu)化電路結(jié)構(gòu)。

令Q1和Q0的發(fā)射極面積之比為，為常數(shù)（基于版圖設(shè)計(jì)考慮，最終選擇為8，這樣可以更好地實(shí)現(xiàn)三極管的匹配，減小匹配誤差）[7]，由于流過(guò)Q0和Q1支路的電流相等，則由三極管Q0，Q1和電阻R1組成了PTAT（與絕對(duì)溫度成比例）電路，電阻R1上的電壓與溫度成正比關(guān)系，因此Q0和Q1支路的電流也與溫度成正比關(guān)系，由于Q0和Q4基極發(fā)射極電壓相同，Q4支路鏡像Q0支路電流，最終輸出的基準(zhǔn)電壓VREF為PTAT電流流過(guò)R2上得到電壓加上Q2的BE電壓。

圖2 高精度帶隙基準(zhǔn)電路

推導(dǎo)如下表達(dá)式所示，其中c為三極管集電極電流，s為飽和電流，由工藝參數(shù)決定，與發(fā)射極面積成正比：

則

選取M6，M7，M9，M10，M8，M11為同樣的寬長(zhǎng)比：

令Q4和Q0的發(fā)射極面積之比為，則流過(guò)Q4集電極的電流為PTAT，所以：

通過(guò)選取合適的，，1，2的值，可以得到零溫度系數(shù)的帶隙基準(zhǔn)電壓。

在與電源無(wú)關(guān)的偏置電路中有一個(gè)很重要的問(wèn)題是“簡(jiǎn)并”偏置點(diǎn)的存在，即帶隙基準(zhǔn)電路中存在兩個(gè)平衡工作點(diǎn)，其中一個(gè)是零點(diǎn)，即工作狀態(tài)是電源上電后基準(zhǔn)產(chǎn)生模塊中所有的晶體管均傳輸零電流，并且可以無(wú)限期地保持關(guān)斷狀態(tài)，另一個(gè)是正常工作點(diǎn)。由于電路可以穩(wěn)定在兩種工作狀態(tài)中的任意一種，所以需要通過(guò)增加額外的電路，使得電源上電后能驅(qū)使電路擺脫簡(jiǎn)并工作狀態(tài)并正常工作，這種電路就是所需要的啟動(dòng)電路。當(dāng)電路正常工作后，啟動(dòng)電路將關(guān)閉以減小功耗。

圖2中由M0，M1，M2，M3，M4，M5，以及M15，M16構(gòu)成的反相器和M17共同組成啟動(dòng)電路。如果當(dāng)電源上電時(shí)，所有的晶體管都傳輸零電流，環(huán)路兩邊的分支可以允許零電流，則可以無(wú)限期地保持關(guān)斷[8]。為了避免帶隙基準(zhǔn)電路在電源上電后始終保持在初始零電流狀態(tài)，需要啟動(dòng)電路的工作來(lái)擺脫簡(jiǎn)并偏置點(diǎn)。PMOS管M2的柵極接地，所以在上電及正常工作過(guò)程中一直處于開啟狀態(tài)。當(dāng)電源電壓上電時(shí)，M2管的漏極電位上升，導(dǎo)致M5管和M16管開啟，把M5管漏極和M17管柵極電位拉低，M9，M10，M17管開啟，同時(shí)電流流過(guò)Q2，為Q3基極提供偏置，M12的源極為Q0，Q1，Q4提供偏置，整個(gè)帶隙基準(zhǔn)部分有電流流過(guò)，開始工作。當(dāng)帶隙基準(zhǔn)正常工作后，M3，M4管導(dǎo)通，M5管的柵極電壓拉低，通過(guò)反相器后變?yōu)楦唠娖?，M17管關(guān)閉，從而減少了電源消耗。Q2，Q3，R2組成的負(fù)反饋網(wǎng)絡(luò)提高了帶隙基準(zhǔn)電壓REF的帶負(fù)載能力。

2 仿真分析

對(duì)圖2所示的電路采用Hspice進(jìn)行仿真，本文的帶隙基準(zhǔn)電路是用在LED驅(qū)動(dòng)芯片中的，電源電壓為7.5 V，對(duì)REF進(jìn)行從–40~+125 ℃的溫度掃描，所得的結(jié)果如圖3所示。由該圖可知，基準(zhǔn)電壓在1.227 5~1.229 8 V變化，溫漂約為11.36×10–6。在溫度為25℃時(shí)基準(zhǔn)電壓約為1.229 7 V，達(dá)到了設(shè)計(jì)要求。

圖3 基準(zhǔn)電壓隨溫度變化曲線

帶隙基準(zhǔn)電源抑制比的仿真如圖4所示，當(dāng)電源電壓較低時(shí)，輸出電壓跟隨電源電壓上升，當(dāng)電源電壓高于3.4 V左右時(shí)，輸出電壓逐漸穩(wěn)定，在6~8 V時(shí)較為穩(wěn)定，相對(duì)變化量為0.85%，滿足了設(shè)計(jì)要求。這種現(xiàn)象主要是因?yàn)樵陔娫措妷旱陀?.2 V時(shí)，MOS管工作于線性區(qū)，相當(dāng)于電阻，輸出電壓隨著電源電壓上升。當(dāng)高于3.4 V時(shí)，MOS管工作于飽和區(qū)，整個(gè)電路穩(wěn)定工作，輸出基準(zhǔn)電壓也較穩(wěn)定。

圖4 基準(zhǔn)電壓隨電源電壓變化曲線

3 結(jié)論

設(shè)計(jì)了一種用于LED驅(qū)動(dòng)芯片的無(wú)運(yùn)放帶隙基準(zhǔn)源，通過(guò)Hspice進(jìn)行了仿真，結(jié)果表明，基準(zhǔn)源輸出電壓REF在–40~+125 ℃的溫度范圍內(nèi)，溫漂約為11.36×10–6，在6~8 V電源電壓范圍內(nèi)，基準(zhǔn)電壓變化較小，相對(duì)變化量?jī)H為0.85%，滿足了設(shè)計(jì)要求。

[1] 班焯. 基于DC-DC的白光LED驅(qū)動(dòng)電路的研究與設(shè)計(jì) [D]. 長(zhǎng)沙: 湖南大學(xué), 2009.

[2] 段聞?dòng)? 白光LED驅(qū)動(dòng)芯片設(shè)計(jì) [D]. 合肥: 合肥工業(yè)大學(xué), 2010.

[3] BONI A. Op-amps and startup circuits for CMOS bandgap references with near 1-V supply [J]. IEEE J Solid State Circuits, 2002, 37(10): 1339-1343.

[4] DOYLE J, LEE Y J, KIM Y B, et al. A CMOS bandgap reference circuit with sub-1-V power supply voltage [J]. IEEE J Solid State Circuits, 2004, 39(1): 252-255.

[5] 畢查德·拉扎維. 模擬CMOS集成電路設(shè)計(jì) [M]. 西安: 西安交通大學(xué)出版社, 2003: 312-315.

[6] 陳碧, 羅嵐, 周帥林, 等. 一種低溫漂CMOS帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J]. 電子器件, 2004, 27(1): 79-82.

[7] 胡賽君. 一種低電壓帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J]. 電子元器件應(yīng)用, 2009(8): 61-63.

[8] 李亮, 陳珍海. 一種共源共柵自偏置帶隙基準(zhǔn)源設(shè)計(jì)[J]. 電子與封裝, 2010, 10(1): 24-27.

（編輯：陳豐）

A bandgap reference designed for LED backlight driver

HE Xiaoyu

(The 47th Research Institute of China Electronics Technology Group Corporation, Shenyang 110032, China)

Based on the basic theory of bandgap reference, a bandgap reference circuit for LED backlight driver was designed. Compared with the traditional ones, there is no amplifier in the present bandgap reference circuit. The circuit was designed on 0.5mm BCD process and simulated by Hspice. When the circuit is operated at 7.5 V power supply with the temperature range of –40~+125℃, the variation of the bandgap reference output voltage is 2.3 mV, and the temperature drift coefficient is only 11.36×10–6. When the power supply varies from 6 V to 8 V, the relative variation of the bandgap reference output voltage is only 0.85%. It meets the design requirements.

LED backlight driver; bandgap reference; cascode; channel length modulation; start-up circuit; simulation

10.14106/j.cnki.1001-2028.2016.07.006

TN432

A

1001-2028（2016）07-0023-04

2016-05-11

何曉宇（1984－），女，遼寧海城人，研究生，主要從事集成電路工藝及設(shè)計(jì)工作。

2016-07-01 10:50:42

http://www.cnki.net/kcms/detail/51.1241.TN.20160701.1050.011.html