基于FPGA的單光子脈沖信號(hào)發(fā)生器設(shè)計(jì)

馬毅超　朱 納　黨宏社　錢 森　白文靜

1（陜西科技大學(xué)　西安 710021）2（中國科學(xué)院高能物理研究所　北京 100049）3（核探測(cè)與核電子學(xué)國家重點(diǎn)實(shí)驗(yàn)室　北京 100049）

基于FPGA的單光子脈沖信號(hào)發(fā)生器設(shè)計(jì)

馬毅超1朱 納1黨宏社1錢 森2,3白文靜1

1（陜西科技大學(xué)西安 710021）
2（中國科學(xué)院高能物理研究所北京 100049）
3（核探測(cè)與核電子學(xué)國家重點(diǎn)實(shí)驗(yàn)室北京 100049）

針對(duì)光電倍增管（Photomultiplier Tube, PMT）批量測(cè)試實(shí)際需求和單光電子譜精確測(cè)試光源的要求，通過對(duì)光電倍增管性能測(cè)試系統(tǒng)進(jìn)行分析，設(shè)計(jì)制造了一種多通道輸出可調(diào)的脈沖信號(hào)發(fā)生器的控制板，可用于光電倍增管單光電子譜的性能測(cè)試。該脈沖信號(hào)發(fā)生器在上升時(shí)間、下降時(shí)間等參數(shù)性能方面優(yōu)于目前測(cè)試系統(tǒng)采用的商用信號(hào)源RIGOO-DG5352 350 MHz。用此脈沖信號(hào)發(fā)生器對(duì)光電倍增管進(jìn)行單光電子測(cè)試，其輸出信號(hào)能滿足單光子測(cè)試的基本要求，利用其多路信號(hào)輸出的特點(diǎn)，通過性能擴(kuò)展即可用于光電倍增管的批量測(cè)試。

光電倍增管，現(xiàn)場(chǎng)可編程門陣列，單光電子測(cè)試，脈沖信號(hào)發(fā)生器

光電倍增管（Photomultiplier Tube, PMT）是一種具有極高靈敏度和超快時(shí)間響應(yīng)的光探測(cè)器件，被廣泛應(yīng)用于物理實(shí)驗(yàn)、工業(yè)生產(chǎn)、環(huán)境監(jiān)測(cè)和醫(yī)療器械等領(lǐng)域［1］。作為一種弱光探測(cè)器，其性能的好壞直接影響探測(cè)結(jié)果的可靠性，因此使用之前需要對(duì)其進(jìn)行性能刻度。

光電倍增管的性能參數(shù)較多，如收集效率、渡越時(shí)間分散、上升時(shí)間、下降時(shí)間、線性等都是在單光電子譜的基礎(chǔ)上進(jìn)行測(cè)試的，因此單光子光源必不可少［2］。目前的性能刻度實(shí)驗(yàn)中都用信號(hào)發(fā)生器輸出脈沖信號(hào)驅(qū)動(dòng)發(fā)光二極管（Light-Emitting Diode, LED）作為光源，當(dāng)頻率較高、占空比較小時(shí)認(rèn)為每次只有一個(gè)光子入射到光陰極面產(chǎn)生單光電子［3］。目前常用信號(hào)發(fā)生器通常只能輸出2通道或者4通道脈沖信號(hào)，每次最多只能進(jìn)行兩個(gè)樣管的測(cè)試，實(shí)際測(cè)量時(shí)耗較長(zhǎng)，不能進(jìn)行批量測(cè)試，所以急需有多路脈沖輸出的信號(hào)源。目前有很多文獻(xiàn)利用可編程門陣列（Field Programmable Gate Array, FPGA）配合高速數(shù)模轉(zhuǎn)換器（Digital to analog converter, DAC）和直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis, DDS）實(shí)現(xiàn)信號(hào)源［4-8］，但是存在設(shè)計(jì)復(fù)雜、擴(kuò)展性差、成本較高等缺點(diǎn)，不適合多通道并行輸出。本文從實(shí)際測(cè)試需求（多路可調(diào)脈沖信號(hào)）出發(fā)，基于FPGA和以太網(wǎng)設(shè)計(jì)多通道脈沖信號(hào)發(fā)生器，最多可達(dá)64路通道，能用于光電倍增管批量測(cè)試。

1　PMT性能測(cè)試系統(tǒng)簡(jiǎn)介

在PMT校準(zhǔn)實(shí)驗(yàn)過程中，為了獲知PMT的時(shí)間性能以及絕對(duì)增益（Gain）、能量分辨率（σ）隨高壓（HV）的變化，以VME測(cè)試系統(tǒng)為核心，搭建了PMT性能測(cè)試系統(tǒng)，系統(tǒng)原理圖［9］如圖1所示。

圖1　PMT性能測(cè)試系統(tǒng)原理圖Fig.1　Electronic schematic of PMT test system.

光電倍增管單光電子譜測(cè)量過程如圖1所示，脈沖發(fā)生器（Pulser）輸出頻率較高，脈沖寬度較小的脈沖信號(hào)驅(qū)動(dòng)發(fā)光二極管；取Pulser的同步輸出經(jīng)過微分后，送入低閾甄別器（LT-Dis）得到標(biāo)準(zhǔn)核儀器電平（Nuclear Instrument Module, NIM），作為電荷數(shù)字轉(zhuǎn)換器（Charge-to-digital Converter, QDC）計(jì)數(shù)的開門信號(hào)；LED發(fā)光照亮PMT的光陰極，光陰極逸出電子經(jīng)倍增極倍增后由陽極輸出，QDC （V965）對(duì)其進(jìn)行計(jì)數(shù)。

通常情況下，光子入射到光陰極產(chǎn)生的光電子經(jīng)打拿極倍增后符合泊松分布，其中μ是被第一打拿極收集到的平均光電子數(shù)［10］。

實(shí)驗(yàn)室光電倍增管單光電子測(cè)試一般方法是：調(diào)節(jié)Pulser的輸出電壓，進(jìn)而改變LED的強(qiáng)度，使得QDC在約90%的時(shí)間里測(cè)得的是電子學(xué)的臺(tái)階（LED不發(fā)光，n=0），即單光電子譜中PMT信號(hào)所占比例為10%，臺(tái)階所占比例為90%，此時(shí)出現(xiàn)單光電子的幾率約為9.5%，單光電子和多光電子出現(xiàn)的概率比為19:1。從式（1）可以看出，當(dāng)光強(qiáng)繼續(xù)降低，PMT信號(hào)所占比例低于10%，單光電子和多光電子出現(xiàn)的概率比增大。

當(dāng)PMT輸出信號(hào)為單光子信號(hào)時(shí)，通過QDC計(jì)數(shù)得到單光電子譜，利用該電子譜計(jì)算其峰谷比、能量分辨率、高壓增益性能參數(shù)；通過TDC測(cè)量渡越時(shí)間分散；通過示波器讀取信號(hào)上升時(shí)間和下降時(shí)間。

單光子測(cè)試需要在微弱光下測(cè)試，為保證該條件，需要脈沖信號(hào)發(fā)生器能輸出頻率較高、占空比很低的脈沖信號(hào)；由于不同的LED發(fā)光效率不一致，需要的電壓幅值不一樣，且LED發(fā)光強(qiáng)度和驅(qū)動(dòng)電壓不呈線性關(guān)系，存在光強(qiáng)從多光子降到單光子時(shí)，電壓幅值變化量為幾毫伏，所以需要輸出電壓可調(diào)，且精度至少達(dá)到1 mV；LED驅(qū)動(dòng)脈沖信號(hào)的上升時(shí)間和下降時(shí)間較大會(huì)導(dǎo)致PMT信號(hào)的上升時(shí)間、下降時(shí)間、渡越時(shí)間分散變大，影響測(cè)試精度。

2　脈沖發(fā)生器的硬件設(shè)計(jì)

本系統(tǒng)的硬件部分結(jié)構(gòu)如圖2所示。

圖2　脈沖發(fā)生器原理框圖Fig.2　Functional block diagram of pulse generator.

ARM （Acorn RISC Machine）控制器通過百兆以太網(wǎng)芯片與PC進(jìn)行連接，實(shí)現(xiàn)PC命令解析及對(duì)系統(tǒng)進(jìn)行相應(yīng)的控制；FPGA配合可調(diào)鎖相環(huán)控制輸出時(shí)鐘脈沖頻率、占空比；輸出幅度控制模塊進(jìn)行輸出電平調(diào)節(jié)；電平轉(zhuǎn)換以及信號(hào)輸出模塊實(shí)現(xiàn)輸出電平轉(zhuǎn)換、輸出幅度變換、輸出驅(qū)動(dòng)能提升等功能。

已完成單光子脈沖信號(hào)發(fā)生器控制板如圖3所示。采用美國Altera公司最新的MAX10 FPGA（型號(hào)：10M08SAE144C8G）作為系統(tǒng)的核心，負(fù)責(zé)脈沖信號(hào)的產(chǎn)生以及脈沖信號(hào)的控制，該FPGA采用28 nm工藝，具有工作頻率高、功耗低等特點(diǎn)。ARM控制器采用意大利ST公司的STM32F107，該芯片以Cortex-M3為核心，最大工作頻率為72 MHz，具有非常豐富的外設(shè)接口，可以通過MII/GMII物理層接口連接百兆以太網(wǎng)物理層芯片。DP83848為美國TI公司的以太網(wǎng)物理層驅(qū)動(dòng)芯片，支持100 M/ 10 M自適應(yīng)，通過GMII/MII接口和微控制器（Micro Controller Unit, MCU）進(jìn)行連接。電平轉(zhuǎn)換芯片作為輸出端的控制器，可以在不引起信號(hào)畸變的情況下對(duì)信號(hào)電平進(jìn)行變化。該電平轉(zhuǎn)換芯片支持的最大數(shù)字頻率為500 M以上，電平轉(zhuǎn)換芯片的輸出端電壓由可編程高精度電壓源提供。通過電位器和低壓差穩(wěn)壓器（Low-Drop-Out, LDO）可以形成一個(gè)可編程控制的高精度輸出電壓源。通過FPGA控制，改變電位器的值可以改變接入反饋電路中的R1和R2的值，最終形成可調(diào)電壓源，該電壓源的輸出能力為200 mA，可以驅(qū)動(dòng)兩路電平轉(zhuǎn)換芯片?？删幊屉娢黄鳛?0位可編程，所以輸出電平的分辨率為3.6×102，電阻誤差為1%，電阻值為0-20 kΩ，可以得出輸出電壓的調(diào)節(jié)范圍為1.2-3.6 V。

圖3　單光子脈沖信號(hào)發(fā)生器實(shí)物圖Fig.3　Single-photon pulse generator designed.

系統(tǒng)的整體工作流程：MCU通過以太網(wǎng)接收到PC端發(fā)送的命令之后，接收數(shù)據(jù)，并進(jìn)行轉(zhuǎn)發(fā)。接收數(shù)據(jù)包含以下信息：電平幅度、占空比、周期。

在MCU中進(jìn)行運(yùn)算，轉(zhuǎn)換成為以下參數(shù)，電壓源反饋電阻值R1、R2，高電平時(shí)間T1，低電平時(shí)間T2。其中R1和R2為16 bit數(shù)據(jù)，T1和T2為4 bytes。所有數(shù)據(jù)一共為12 bytes，每次發(fā)送數(shù)據(jù)之前，MCU會(huì)同步拉低輸出管腳（Input/Output, IO），作為寫數(shù)據(jù)幀標(biāo)識(shí)，當(dāng)IO為低時(shí)表示一個(gè)數(shù)據(jù)幀開始，IO為高時(shí)表示數(shù)據(jù)幀結(jié)束。FPGA收到數(shù)據(jù)幀之后，會(huì)對(duì)數(shù)據(jù)幀進(jìn)行解析，分別把R1、R2、T1、T2送入相應(yīng)的寄存器。同時(shí)啟動(dòng)轉(zhuǎn)發(fā)部分邏輯，將R1、R2通過串行外設(shè)接口（Serial Peripheral Interface, SPI） 1寫入可調(diào)電位器，將T1、T2寫入FPGA內(nèi)部寄存器。

3　脈沖發(fā)生器的軟件設(shè)計(jì)

軟件程序包含上位機(jī)軟件、嵌入式程序和FPGA邏輯。

3.1嵌入式程序設(shè)計(jì)

嵌入式程序主要為ARM控制器STM32F107上的控制部分程序，該部分程序主要實(shí)現(xiàn)了TCP/IP協(xié)議，通過TCP/IP協(xié)議接收上位機(jī)發(fā)送過來的以太網(wǎng)數(shù)據(jù)，并在應(yīng)用層對(duì)該數(shù)據(jù)進(jìn)行處理轉(zhuǎn)發(fā)等。嵌入式程序代碼結(jié)構(gòu)如圖4所示。

圖4　軟件框架圖Fig.4　Software frame diagram.

在基于RT-Thread操作系統(tǒng)框架下實(shí)現(xiàn)了以太網(wǎng)芯片驅(qū)動(dòng)的移植和應(yīng)用層程序的編寫。對(duì)應(yīng)的MCU程序代碼主要數(shù)據(jù)流程如圖5所示。

圖5　軟件控制流程圖Fig.5　Flow chart of the embedded control software.

數(shù)據(jù)通過以太網(wǎng)輸入之后，首先對(duì)包的完整性進(jìn)行檢測(cè)，再對(duì)輸入的占空比、電平等數(shù)據(jù)進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換成為FPGA里對(duì)應(yīng)寄存器的值。相應(yīng)的寄存器包括有：1） 高電平時(shí)間；2） 低電平時(shí)間；3） 可調(diào)電阻阻值；4） 通道間延遲。CPU通過通用串行接口寫入相應(yīng)寄存器值，實(shí)現(xiàn)對(duì)FPGA的控制。

3.2FPGA邏輯設(shè)計(jì)

FPGA邏輯主要包括數(shù)據(jù)包接收、數(shù)據(jù)包分發(fā)等。FPGA通過USART收取MCU傳過來的數(shù)據(jù)值，并對(duì)其完整性進(jìn)行校驗(yàn)，而后寫入寄存器。其中高電平時(shí)間和低電平時(shí)間寄存器在FPGA內(nèi)部經(jīng)過處理，對(duì)FPGA內(nèi)部鎖相環(huán)輸出時(shí)鐘相位進(jìn)行調(diào)整，根據(jù)不同相位產(chǎn)生的脈沖信號(hào)通過與邏輯之后形成輸出波形?？烧{(diào)電阻阻值通過SPI接口送至可調(diào)電阻中，用來控制低壓差穩(wěn)壓器的反饋端電壓，進(jìn)而控制低壓差穩(wěn)壓器的輸出端電平。通道延時(shí)寄存器中的值放入計(jì)數(shù)器中，用來控制通道之間的延時(shí)。這樣在FPGA中就完成了對(duì)各個(gè)通道信號(hào)的周期、占空比、通道延時(shí)、輸出電平的配置。

3.3上位機(jī)程序簡(jiǎn)述

上位機(jī)軟件用C++編寫，實(shí)現(xiàn)PC和信號(hào)發(fā)生器的鏈接、下位機(jī)狀態(tài)查詢、通道選通、輸出脈沖信號(hào)控制。固定信號(hào)發(fā)生器的IP，將其作為服務(wù)器，在同一網(wǎng)段內(nèi)PC作為客戶端。

上位機(jī)軟件運(yùn)行截圖如圖6所示。

圖6　上位機(jī)軟件用戶界面Fig.6　User interface in PC software.

4　測(cè)試結(jié)果

對(duì)于本系統(tǒng)來說，比較關(guān)心的脈沖發(fā)生器輸出信號(hào)參數(shù)有：上升時(shí)間、下降時(shí)間、頻率、占空比、輸出電平等參數(shù)。

4.1輸出脈沖信號(hào)參數(shù)測(cè)試

圖7為利用國產(chǎn)普源RIGOO DS6104示波器（帶寬為1GHz，采樣率為5 GSPS，配合使用1.5GHz模擬帶寬探頭）測(cè)試本系統(tǒng)輸出信號(hào)與實(shí)驗(yàn)用RIGOO DG5352信號(hào)源（最大輸出模擬帶寬為350MHz，輸出采樣率為1 GSPS）輸出信號(hào)波形對(duì)比圖。圖7中a波形（示波器通道2）為信號(hào)源輸出波形，b波形（示波器通道1）為該系統(tǒng)輸出波形。

圖7　輸出脈沖性能測(cè)試結(jié)果Fig.7　Test results of output pulse performance.

輸出波形特性結(jié)果如表1所示。

表1　測(cè)試結(jié)果對(duì)比Table 1　Contrast of test results.

結(jié)合圖6和表1可以看出，本文所述信號(hào)源的上升時(shí)間、下降時(shí)間均優(yōu)于RIGOO DG5352信號(hào)源，更適合PMT單光電子測(cè)試，脈沖幅值范圍為1.2-3.3 V，滿足不同波段LED的發(fā)光閾值電壓。

4.2單光電子測(cè)試

在中國科學(xué)院高能物理研究所光電倍增管性能測(cè)試實(shí)驗(yàn)室，以20.32 cm R5912為測(cè)試樣管，在高壓不變的情況下（1 560 V），利用本文所示系統(tǒng)輸出不同幅值的脈沖信號(hào)驅(qū)動(dòng)同一只LED作光源，進(jìn)行了3次單光電子譜測(cè)試，得到單光電子譜圖如圖8所示，測(cè)試結(jié)果都采用1 kHz頻率，占空比為0.001%的脈沖信號(hào)在幅度為2.664 V、2.668 V、2.670 V情況下進(jìn)行測(cè)試。測(cè)試結(jié)果中PMT的信號(hào)比例分別為3.8%、5.7%、6.6%。

從圖8可以看出，當(dāng)電壓幅值在小數(shù)點(diǎn)后第三位變化時(shí)，信號(hào)峰的波峰值和對(duì)應(yīng)道址均有變化，說明該單光子脈沖發(fā)生器能精確到1 mV，且在電壓值下，PMT均有信號(hào)，信號(hào)所占的比例均小于10%，即單光子概率與多光子概率遠(yuǎn)大于20，說明本文設(shè)計(jì)的信號(hào)源都能進(jìn)行單光電子譜測(cè)試。

圖8　單光子測(cè)試對(duì)比圖Fig.8　Single photon test diagram.

5　結(jié)語

本文設(shè)計(jì)的單光子脈沖信號(hào)發(fā)生器能同時(shí)輸出16路脈沖信號(hào)，信號(hào)頻率在0.01-3×108Hz范圍內(nèi)可調(diào)，占空比在100%-0.001%范圍內(nèi)可調(diào)，電壓幅值精確到1 mV，能滿足光電倍增管單光子測(cè)試對(duì)微弱光的要求，且電壓幅值1.2-3.6 V范圍內(nèi)可調(diào)，能滿足不同波段LED的發(fā)光閾值。相比常用商業(yè)信號(hào)源最多只有4通道左右的脈沖輸出，本系統(tǒng)的通道數(shù)有了較大的提高，并且輸出脈沖的性能比商用信號(hào)源（RIGOO DG5352）更加出色，在能進(jìn)行單光子測(cè)試的條件下更節(jié)約成本。另外，本文設(shè)計(jì)電源系統(tǒng)擴(kuò)展到64路輸出，能滿足PMT批量測(cè)試需求。

1 Bruno J G, Richarte A M, Phillips T, et al. Development of a fluorescent enzyme-linked DNA aptamer-magnetic bead sandwich assay and portable fluorometer for sensitive and rapid Leishmania detection in sandflies［J］. Journal of Fluorescence, 2014, 24（1）: 267-277. DOI: 10.1007/ s10895-013-1315-6

2 吳金杰, 衡月昆, 劉樹彬, 等. BESⅢ飛行時(shí)間探測(cè)器電子學(xué)中的光電倍增管測(cè)試［J］. 核技術(shù), 2008, 31（1）: 5-9

WU Jinjie, HENG Yuekun, LIU Shubin, et al. Performance test of BESIII TOF electronics by PMT signal［J］. Nuclear Techniques, 2008, 31（1）: 5-9

3 祁賓祥, 劉樹彬, 封常青, 等. 基于USB 接口的多通道準(zhǔn)高斯型脈沖信號(hào)發(fā)生器設(shè)計(jì)［J］. 核電子學(xué)與探測(cè)技術(shù), 2014, 34（10）: 1182-1186. DOI: 10.3969/j.issn. 0258-0934.2014.10.007

QI Binxiang, LIU Shubin, FENG Changqing, et al. Design of a USB-based multi-channel quasi-Gaussian pulse generator［J］. Nuclear Electronics & Detection Technology, 2014, 34（10）: 1182-1186. DOI: 10.3969/ j.issn.0258-0934.2014.10.007

4 劉建梁, 沈三民, 關(guān)詠梅, 等. 基于FPGA和AD768的精密程控直流信號(hào)源設(shè)計(jì)［J］. 計(jì)算機(jī)測(cè)量與控制, 2015, 23（3）: 1055-1057. DOI: 10.3969/j.issn.1671-4598.2015. 03.111

LIU Jianliang, SHEN Sanmin, GUAN Yongmei, et al. Design of precise and programmable DC signal source based on FPGA and AD768［J］. Computer Measurement & Control, 2015, 23（3）: 1055-1057. DOI: 10.3969/j.issn. 1671-4598.2015.03.111

5 王紅亮, 黃洋文. 基于FPGA的可程控多路信號(hào)源設(shè)計(jì)［J］. 火力與指揮控制, 2010, 35（6）: 97-99. DOI: 10. 3969/ j.issn.1002-0640.2010.06.027

WANG Hongliang, HUANG Yangwen. Design of programmable multi-signal generator based on FPGA［J］. Fire Control and Command Control, 2010, 35（6）: 97-99. DOI: 10. 3969/j.issn.1002-0640.2010.06.027

6 Khan S, Manwaring P, Borsic A, et al. FPGA-based voltage and current dual drive system for high frame rate electrical impedance tomography［J］. IEEE Transactions on Medical Imaging, 2015, 34（4）: 888-901. DOI: 10.1109/TMI.2014.2367315

7 Breyer F, Lee S C, Cárdenas D, et al. Real-time gigabit Ethernet transmission over up to 25 m step-index polymer optical fibre using LEDs and FPGA-based signal processing［C］. European Conference on Optical Communications, 2009

8 Yu Y, Zheng X. Design and implementation of direct digital frequency synthesis sine wave generator based on FPGA［J］. Journal of Electron Devices, 2005, 3（28）: 596-599. DOI: 10.4028/www.scientific.net/AMM.543-547.838

9 寧哲, 錢森, 付在偉, 等. WinXP環(huán)境中通用VME系統(tǒng)數(shù)據(jù)獲取研究［J］. 核技術(shù), 2010, 33（10）: 740-744

NING Zhe, QIAN Sen, FU Zaiwei, et al. A data acquisition system based on general VME system in WinXP［J］. Nuclear Techniques, 2010, 33（10）: 740-744

10 付在偉, 錢森, 寧哲, 等. 時(shí)間觸發(fā)系統(tǒng)用PMT性能測(cè)試研究［J］. 核技術(shù), 2011, 34（3）: 227-231

FU Zaiwei, QIAN Sen, NING Zhe, et al. Performance tests of the PMT for a T0 system of high time resolution［J］. Nuclear Techniques, 2011, 34（3）: 227-231

Design of single-photon pulse generator based on FPGA

MA Yichao1ZHU Na1DANG Hongshe1QIAN Sen2,3BAI Wenjing1

1（Shaanxi University of Science and Technology, Xi’an 710021, China）
2（Institute of High Energy Physics, Chinese Academy of Sciences, Beijing 100049, China）
3（State Key Laboratory of Particle Detection and Electronics, Beijing 100049, China）

Background: Many performance parameters of photomultiplier tube （PMT） are tested on the basis of the single photoelectron spectroscopy, so single-photon source is essential to the batch test of PMT and requirements of light source for precise single photo electron spectrum measurement. Purpose: The study aims to design a single-photon pulse generator used in batch test for PMT. Methods: A control panel for the adjustable pulse signal generator with multi-channel output is designed and implemented after the performance test analysis of PMT. A MAX10-10M08SAE144C8G FPGA （Field-Programmable Gate Array） chip, a STM32F107 ARM （Acorn RISC Machine） controller and a DP83848 Ethernet chip are integrated to realize desired functionalities. PC sends commands to STM32F107 via Ethernet； then ARM controller analyzes commands and sends them to FPGA to achieve adjustable duty cycle, and adjustable frequency, adjustable amplitude pulse output through the level conversion chip. Results: Compared with the most often used RIGOO-DG5352 signal generator, the newly-designed single-photon pulse generator showed better performance on both the fall time and the rise time. Conclusion: The output signals of this single-photon pulse generator could match the requirements in the PMT single photo-electron spectrum test. Also it can be extended to multi-channel outputs for PMT batch test.

PMT, FPGA, Single optical electronic test, Pulse signal generator

MA Yichao, male, born in 1984, graduated from University of Science and Technology of China with a doctor’s degree in 2011, lecturer, focusing on high speed digital circuit design and ASIC design

QIAN Sen, E-mail: qians@ihep.ac.cn

TN492

10.11889/j.0253-3219.2016.hjs.39.090401

——

國家自然科學(xué)基金（No.11175198、No.11475209）資助

馬毅超，男，1984年出生，2011年于中國科學(xué)技術(shù)大學(xué)獲博士學(xué)位，講師，研究領(lǐng)域?yàn)楦咚贁?shù)字電路設(shè)計(jì)與ASIC設(shè)計(jì)

錢森，E-mail: qians@ihep.ac.cn

Supported by National Natural Science Foundation of China （No.11175198, No.11475209）

2016-03-17，

2016-04-29