基于ADF4110的數(shù)字鑒相電路設(shè)計(jì)

魏文哲，賈豫東，張曉青

（北京信息科技大學(xué)，光電測(cè)試技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室，北京 100192）

基于ADF4110的數(shù)字鑒相電路設(shè)計(jì)

魏文哲，賈豫東，張曉青

（北京信息科技大學(xué)，光電測(cè)試技術(shù)北京市重點(diǎn)實(shí)驗(yàn)室，北京 100192）

北京市青年拔尖人才計(jì)劃（No.CIT&TCD201404122）、北京市教育委員會(huì)科技計(jì)劃面上項(xiàng)目（No.KM201411232005）

0　引言

近些年來(lái)，鎖相技術(shù)已廣泛應(yīng)用于航天、雷達(dá)、通信、測(cè)量等重要研究領(lǐng)域，具有高質(zhì)量地提取信號(hào)、同步信號(hào)和追蹤目標(biāo)的能力，還可以實(shí)現(xiàn)對(duì)模擬和數(shù)字通信的頻率合成、頻率調(diào)制與解調(diào)、濾波等功能。鎖相環(huán)是鎖相技術(shù)的核心，即一種可以對(duì)相位進(jìn)行負(fù)反饋的閉環(huán)控制系統(tǒng)[1]。在激光雷達(dá)系統(tǒng)的設(shè)計(jì)中，需要檢測(cè)兩個(gè)信號(hào)的相位差來(lái)評(píng)定回波信息的微多普勒特征。因此，在一些重要的研究應(yīng)用領(lǐng)域中，兩個(gè)信號(hào)之間相位誤差的精確測(cè)量研究逐步深入。

由于模擬鎖相環(huán)的鑒相范圍為0～π，輸出電壓是連續(xù)的，但存在器件飽和、直流零點(diǎn)漂移問(wèn)題；且易受環(huán)境溫度及電源干擾的影響。而數(shù)字鎖相環(huán)具有數(shù)字電路可靠性高、低成本、小體積等優(yōu)點(diǎn)，還解決了模擬鎖相環(huán)的一些潛在的缺點(diǎn)，對(duì)離散樣值可以進(jìn)行實(shí)時(shí)處理。誤差控制信號(hào)是離散的數(shù)字信號(hào)，而不是模擬電壓，因此受控的輸出電壓的改變是離散的而不是連續(xù)的[2]，于是本文提出的數(shù)字鑒相電路是基于數(shù)字鎖相環(huán)ADF4110進(jìn)行設(shè)計(jì)的。

1　電路工作原理

ADF4110屬于后期增強(qiáng)型PLL芯片，在電荷泵充放電控制，相位噪聲抑制方面和功耗控制方面比較優(yōu)秀，但編程稍微復(fù)雜。ADF4110內(nèi)部結(jié)構(gòu)包含鑒頻鑒相器、可編程參考分頻器、雙模前置分頻器（P/P+1)、電荷泵及可編程A計(jì)數(shù)器、B計(jì)數(shù)器等部件，內(nèi)部結(jié)構(gòu)圖如圖1所示。工作電壓為2.7V至3.3V，采用串行接口連接，分為模擬式鎖和數(shù)字式鎖兩種方式。通過(guò)可編程的A和B計(jì)數(shù)器，產(chǎn)生參考輸出頻率被劃分成R間隔。輸出頻率公式如下：fOUT=fREFin*N/R

N=P*A+B

其中，fVCO為輸出頻率；P為預(yù)設(shè)的雙模預(yù)分頻器；B為預(yù)置計(jì)數(shù)器的分頻二進(jìn)制13位；A為預(yù)設(shè)分比二元6位計(jì)數(shù)器；fREFin輸出頻率的外部參考頻率[3]。

其中，數(shù)字鑒頻鑒相器（PFD）用來(lái)比較計(jì)數(shù)器N和計(jì)數(shù)器R的倍頻或分頻信號(hào)，產(chǎn)生的輸出信號(hào)是與二者相位誤差成一定比例的誤差電壓。鑒頻鑒相器內(nèi)部結(jié)構(gòu)中有一個(gè)可編程的延遲單元,用來(lái)對(duì)翻轉(zhuǎn)脈沖的寬度進(jìn)行控制，避免了鑒相器內(nèi)的傳遞函數(shù)存在死區(qū)的問(wèn)題，從而降低了雜散和相位噪聲的影響；電荷泵輸出的電流也采用程序控制。

可編程參考分頻器是一個(gè)14位的R計(jì)數(shù)器,對(duì)輸入信號(hào)進(jìn)行分頻處理，分頻比的最大范圍是16383，從而得到分頻后的參考頻率[4]。ADF4110在頻率合成器集成電路中廣泛應(yīng)用，結(jié)構(gòu)如下圖2所示。其中(P/P+1)雙模前置分頻器、編程計(jì)數(shù)器A、B計(jì)數(shù)器共同完成主分頻比N。

N=P*A+B

其中可編程雙模前置分頻器（P/P+1)編程設(shè)置的P的取值有以下四種數(shù)值:8/9，16/17，32/33，64/65。

圖1　ADF4110內(nèi)部結(jié)構(gòu)圖

圖2　ADF4110工作原理圖

ADF4110的工作過(guò)程分為兩個(gè)過(guò)程，頻率牽引及相位鎖定過(guò)程，其中相位鎖定過(guò)程可以看做是一個(gè)近似的線性過(guò)程，而頻率牽引過(guò)程可以看做是一個(gè)完全的非線性過(guò)程，。相位誤差介于鑒頻鑒相器的鑒相范圍內(nèi)時(shí)，可以采用線性近似方法。當(dāng)電荷泵處于相位鎖定過(guò)程中時(shí)，就可以得到一個(gè)時(shí)間連續(xù)的、線性的相位域模型[5-6]。

2　電路圖設(shè)計(jì)

根據(jù)ADF4110芯片引腳的功能及其工作原理，計(jì)算得出選擇各個(gè)連接器件的數(shù)值。輸入到芯片兩個(gè)信號(hào)，通過(guò)單片機(jī)控制對(duì)信號(hào)進(jìn)行分頻，在ADF4110引腳CP端輸出電流，再通過(guò)三階低通濾波器[7]對(duì)其濾波，然后經(jīng)過(guò)由AD820構(gòu)成的運(yùn)算放大模塊進(jìn)行電流-電壓變換，然后輸出相位差。用Altium Designer軟件設(shè)計(jì)出來(lái)的基于數(shù)字鎖相環(huán)ADF4110的鑒相電路圖如下圖3所示。

3　實(shí)驗(yàn)仿真

在對(duì)ADF4110鑒相電路的設(shè)計(jì)過(guò)程中，為了更清楚地了解所設(shè)計(jì)系統(tǒng)的性能和特性，本文利用ADIsimPLL軟件對(duì)其進(jìn)行仿真，原理圖如圖4所示。

該通用軟件自身提供了多種環(huán)路濾波器和壓控振蕩器，根據(jù)設(shè)計(jì)要求選擇了三階無(wú)源低通濾波器和標(biāo)準(zhǔn)壓控振蕩器。當(dāng)輸入一個(gè)70MHz的正弦波信號(hào)時(shí)，軟件可以清晰地計(jì)算并描繪出電路環(huán)路的各個(gè)參數(shù)、相位噪聲及鎖定時(shí)間等信息。相位噪聲、開環(huán)增益、閉環(huán)增益輸出曲線如圖5、圖6所示。

由于輸入信號(hào)頻率的不穩(wěn)定性，鑒相輸出相位一直不穩(wěn)定，會(huì)跟隨頻率的變化而變化；鎖定狀態(tài)下，頻率振蕩相同[4，8]，從而相位輸出為零。鑒相輸出和鎖定輸出曲線如圖7所示，相位誤差輸出曲線如圖8所示。

圖3　ADF4110電路圖

圖4　系統(tǒng)原理圖

圖5　ADF4110相位噪聲圖

4　結(jié)語(yǔ)

模擬鎖相環(huán)的鑒相范圍為0～π，輸出電壓是連續(xù)的，但存在器件飽和、直流零點(diǎn)漂移問(wèn)題；且易受環(huán)境溫度及電源干擾的影響。而數(shù)字鎖相環(huán)具有數(shù)字電路可靠性高、低成本、小體積等優(yōu)點(diǎn)，還解決了模擬鎖相環(huán)的一些潛在的缺點(diǎn)，對(duì)離散樣值可以進(jìn)行實(shí)時(shí)處理。誤差控制信號(hào)是離散的數(shù)字信號(hào)，而不是模擬電壓，因此受控的輸出電壓的改變是離散的而不是連續(xù)的。在對(duì)ADF4110鑒相電路印刷制版及調(diào)試過(guò)程中，測(cè)試結(jié)果基本滿足設(shè)計(jì)指標(biāo)。由于輸入信號(hào)頻率不穩(wěn)定，且外界存在干擾，鑒相器輸出的電壓信號(hào)一直不穩(wěn)定，總體上滿足了數(shù)字鑒相的功能。通過(guò)ADIsimPLL軟件進(jìn)行仿真，對(duì)ADF4110鑒相電路性能特點(diǎn)有了進(jìn)一步認(rèn)識(shí)。

圖6　ADF4110開環(huán)閉環(huán)增益圖

圖7　ADF4110鑒相輸出和鎖定輸出圖　

圖8　ADF4110相位誤差輸出圖

[1]張厥盛.鎖相技術(shù)[M].西安:西安電子科技大學(xué)出版社,2000:147-157.

[2]戴逸良.頻率合成與鎖相技術(shù)[M].北京:中國(guó)科技大學(xué)出版社,1995:73-76.

[3]朱亮.基于ADF4106的鎖相環(huán)頻率器研究與設(shè)計(jì)[J].電子產(chǎn)品世界.2015(09):27-28.

[4]李曉慶.UHF鎖相頻率合成器設(shè)計(jì)及實(shí)現(xiàn)[M].大連:大連海事大學(xué),2006(05):59-61.

[5]賀道坤,許煒,王薇.基于DSP的數(shù)字鎖相環(huán)的設(shè)計(jì)[J].實(shí)驗(yàn)室研究與探索.2013,(02):239-242.

[6]王鵬宇,呂善偉.數(shù)字鎖相環(huán)的設(shè)計(jì)[J].宇航計(jì)測(cè)技術(shù).2012(03):21-24.

[7]趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計(jì)[J].無(wú)線電工程.2006(04):39-41.

[8]曾興雯.陳健等.高頻電路原理與分析[M].西安:西安電子科技大學(xué)出版社,2006(09):242-251.

Phase Lock Technology;ADF4110;51 Single Chip;Phase Detection Circuit

Design of Digital Phase Detector Circuit Based on ADF4110

WEI Wen-zhe，JIA Yu-dong，ZHANG Xiao-qing
（Beijing Information Science and Technology University，Beijing Key Laboratory of Opto Electronic Testing Technology，Beijing 100192）

魏文哲（1991-），女，碩士，研究方向?yàn)榧す饫走_(dá)方面

2015-11-24

2015-12-28

鎖相技術(shù)已廣泛應(yīng)用于雷達(dá)、通信等領(lǐng)域，高性能地實(shí)現(xiàn)信號(hào)的提取、追蹤、頻率合成、濾波等功能。在一些重要應(yīng)用領(lǐng)域中，兩個(gè)信號(hào)之間相位差的精確測(cè)量具有重要的意義。由于基于模擬鎖相環(huán)的鑒相器鑒相范圍小，設(shè)計(jì)出基于ADF4110的數(shù)字鑒相電路，用51單片機(jī)編程控制分頻，并詳細(xì)介紹其工作原理、工作過(guò)程及測(cè)試結(jié)果。并通過(guò)ADIsimPLL軟件對(duì)ADF4110進(jìn)行仿真，通過(guò)圖形更直觀地評(píng)價(jià)電路的輸出性能。

鎖相技術(shù)；ADF4110；單片機(jī)；鑒相電路

導(dǎo)師簡(jiǎn)介：賈豫東（1975-），男，副教授，碩士生導(dǎo)師，研究方向?yàn)楣怆姍z測(cè)技術(shù)張曉青（1967-），女，副教授，碩士生導(dǎo)師，研究方向?yàn)楣饫w傳感技術(shù)

Phase lock technology has been widely used in radar,communications and other fields.It can highly achieve the signal extraction,tracking,frequency synthesis,filtering and so on.In some important applications,the accurate measurement of the phase difference between the two signals is significant.Because of the small number of phase detection based on analog phase locked loop,the digital phase detection circuit based on ADF4110 is designed,which uses 51 single chip programming to control frequency,and this paper introduces the working principle,working process and test result in detail.And through the ADIsimPLL software to simulate the ADF4110,the output performance of the circuit is more intuitive.