基于AD9762和EP2C70的低功耗輕型化調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

紀(jì)春國(guó)，盧丹

（航天科技集團(tuán)公司五院513所 山東 煙臺(tái) 264003）

基于AD9762和EP2C70的低功耗輕型化調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

紀(jì)春國(guó)，盧丹

（航天科技集團(tuán)公司五院513所 山東 煙臺(tái) 264003）

本文基于低功耗、輕型化調(diào)制器的目的，采用了低功耗、小封裝的FPGA和DA芯片，即AD9762和EP2C70聯(lián)合的設(shè)計(jì)思想，給出了QPSK調(diào)制器的原理和工程實(shí)現(xiàn)方法；運(yùn)用FPGA軟件編程的方法實(shí)現(xiàn)了數(shù)字化的QPSK調(diào)制器，并通過AD9762實(shí)現(xiàn)數(shù)字到模擬信號(hào)的轉(zhuǎn)換，取得了調(diào)制器低功耗、小型化，達(dá)到了設(shè)計(jì)目的，滿足應(yīng)用需求。

調(diào)制；低功耗；DDS；輕型化；FPGA

隨著低功耗、小型化需求的與日俱增，各大系統(tǒng)對(duì)設(shè)備的功耗、體積、重量等開始有著苛刻的要求，特別是在彈載、星載、船載等能源有限的情況下，低功耗、小型化顯得尤為重要。目前大部分調(diào)制器都體積大、功耗大，在某些場(chǎng)合無法應(yīng)用。本文提出了一種基于Altera公司EP2C70和DA9762進(jìn)行低功耗、輕型化的調(diào)制器設(shè)計(jì)。

1　芯片簡(jiǎn)介

1.1EP2C70簡(jiǎn)介

Altera公司 Cyclone系列 FPGA——EP2C70采用基于90nm工藝技術(shù)，采用低電介常數(shù)的電介質(zhì)和全銅質(zhì)金屬層，因此具有潛在速度方面的極大優(yōu)勢(shì)，和高級(jí)面積特性提供的動(dòng)態(tài)功耗優(yōu)勢(shì)，通過提高布線密度獲得極高的面積效率。包含超縱向排列邏輯單元（LE）、嵌入式存儲(chǔ)器塊、嵌入式乘法器和鎖相環(huán)（PLL），它們被I/O單元（IOE）包圍在中間。高效互連、低歪斜的時(shí)鐘網(wǎng)絡(luò)在每個(gè)結(jié)構(gòu)之間提供時(shí)鐘和數(shù)據(jù)信號(hào)連接。面積高效的IOE被分組成圍繞在器件周圍的I/O區(qū)，在消耗最小裸片面積的同時(shí)提供可觀的I/O能力。支持大范圍的單端和差分I/O標(biāo)準(zhǔn)。每個(gè)IOE包含可編程驅(qū)動(dòng)強(qiáng)度、總線保持和可編程回轉(zhuǎn)速率等相關(guān)電路。多個(gè)I/O區(qū)組裝在一起提供專用外部存儲(chǔ)器接口電路。

支持多種單端和差分I/O標(biāo)準(zhǔn)。例如LVTTL、LVCMOS、SSTL-2、SSTL-18、HSTL-18、HSTL-15、PCI和PCIX，以連接至板上其他器件。當(dāng)FPGA與其他高級(jí)存儲(chǔ)器件如雙倍數(shù)據(jù)速率 （DDR和DDR2）SDRAM和QDRIISRAM器件一起工作時(shí)，單端I/O標(biāo)準(zhǔn)是關(guān)鍵因素。與單端I/O標(biāo)準(zhǔn)相比，差分信號(hào)提供更好的噪音容限，產(chǎn)生更低的電磁干擾（EMI），并降低了功耗。支持的差分標(biāo)準(zhǔn)有 LVDS、miniLVDS、RSDS、LVPECL、DHSTL、DSSTL等。

單FPGA的AS配置方式電路如圖1所示。

JTAG配置方式符合IEEE1149.1標(biāo)準(zhǔn)，將每塊FPGA看作是JTAG鏈上的一個(gè)器件，直接將配置文件下載到FPGA中。下載完畢以后FPGA釋放CONF_DONE信號(hào)，Quartus通過JTAG接口檢測(cè)CONF_DONE信號(hào)，可以顯示配置成功與否。接下來進(jìn)入和AS一樣的初始化階段。

單FPGA的JTAG配置方式電路如圖2所示。

EP2C70芯片的下載方式由MSEL0和MSEL1組合進(jìn)行配置。其中使用JTAG方式要求MSEL0和MSEL1不懸空，單用JTAG方式則全部接地。這里使用AS+JTAG的方式，所以MSEL［1..0］設(shè)置為10。

表1　FPGA電源種類Tab.1　FPGA power category

圖1　FPGA的AS配置方式電路Fig.1　The FPGA AS installs way electric circuit

1.2AD9762簡(jiǎn)介

AD9762是AD公司的一款低功耗數(shù)模轉(zhuǎn)換芯片，最高采樣率可達(dá)125M，12bit輸入。供電電壓在2.7 V到5.5 V之間，AD9762的內(nèi)部結(jié)構(gòu)框圖如下所示：

圖2　FPGA的JTAG配置方式電路Fig.2　FPGA JTAG installs way electric circuit

圖3　AD9762內(nèi)部結(jié)構(gòu)框圖Fig.3　AD9762 internal structure frame diagram

2　調(diào)制器原理及其實(shí)現(xiàn)

QPSK信號(hào)是多進(jìn)制數(shù)字頻率調(diào)制的一種，它基本上是二進(jìn)制數(shù)字頻率鍵控方式的直接推廣。QPSK信號(hào)的產(chǎn)生方法，可以分為調(diào)相法和相位選擇法。

1）調(diào)相法

用調(diào)相法產(chǎn)生QPSK信號(hào)的組成方框圖如圖4所示。單極性二進(jìn)制消息流比特率為Rb，首先用一個(gè)單極性－雙極性轉(zhuǎn)換器將它轉(zhuǎn)換為雙極性歸零（NRZ）序列。然后比特流m（t）分為兩個(gè)比特流mI（t）和mQ（t）（同相和正交流），每個(gè)的比特率為Rs=Rb/2。比特流mI（t）叫做“偶”流，mQ（t）叫做“奇流”。兩個(gè)二進(jìn)制序列分別用兩個(gè)正交的載波cos（ωct）和sin（ωct）調(diào)制。兩個(gè)已調(diào)信號(hào)每一個(gè)都可看作是一個(gè)BPSK信號(hào)，對(duì)它們求和產(chǎn)生一個(gè)QPSK信號(hào)。

調(diào)制器輸出端的濾波器將QPSK信號(hào)的功率譜限制在分配的帶寬內(nèi)。這樣可以防止信號(hào)能量泄漏到相鄰的信道，還能除去在調(diào)制過程中產(chǎn)生的帶外雜散信號(hào)。

2）相位選擇法

圖4　調(diào)相法組成框圖Fig.4　Adjust mutually a method to constitute frame diagram

用相位選擇法產(chǎn)生QPSK信號(hào)的組成方框圖如圖5所示。圖5中，四相載波發(fā)生器分別送出調(diào)相所需的4種不同相位的載波。按照串/并變換器輸出的雙比特碼元的不同，邏輯選相電路輸出相應(yīng)相位的載波。

圖5　相位選擇法的組成框圖Fig.5　Mutually chooses a method of constitute frame diagram

本文調(diào)制器采用調(diào)相法實(shí)現(xiàn)，是通過 EP2C70進(jìn)行VHDL編程，并使用內(nèi)部的dds核產(chǎn)生 cos信號(hào)，并送給DA9762進(jìn)行數(shù)模轉(zhuǎn)換完成調(diào)制的功能，其FPGA實(shí)現(xiàn)原理框圖如下所示。

3結(jié)論

圖6　QPSK實(shí)現(xiàn)原理框圖Fig.6　QPSK carries out principle frame diagram

器的可行性，通過對(duì)設(shè)計(jì)結(jié)果分析達(dá)到了低功耗、小型化調(diào)制器的設(shè)計(jì)目的，減小了設(shè)備體積、降低了設(shè)備功耗，節(jié)約了

能源，解決了目前大體積、大功耗調(diào)制器的瓶頸。

［1］王興亮.數(shù)字通信原理與技術(shù)［M］.2000，索書號(hào)：TN914.3/4. ［2］樊昌信，張甫翊，徐炳祥，等．通信原理［M］．北京：國(guó)防工業(yè)出版社，2001．

［3］胡廣書.數(shù)字信號(hào)處理理論、算法與實(shí)現(xiàn)［M］.北京：清華大學(xué)出版社，2006.

［4］蘇濤，何學(xué)輝，呂林夏.實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)［M］.西安：西安電子科技大學(xué)出版社，2006.

［5］王建平，張寶劍，王軍濤.通信原理［M］.北京：人民郵電出版社，2007.

［6］張欣.擴(kuò)頻通信數(shù)字基帶信號(hào)處理算法及其VLSI實(shí)現(xiàn)［M］.北京：科學(xué)出版社，2004.

本文說明了利用低功耗、小封裝的芯片實(shí)現(xiàn)低功耗調(diào)制

Consume according to the low achievement of the AD9762 and the EP2C70 light turn to make a machine of design and realization

JI Chun-guo，LU Dan
（Five Hospitals of Aerospace Science and Technology Group Company are 513，Yantai 264003，China）

This text consumes according to the low achievement，light turn the purpose of making the machine，adopted a low achievement to consume，small the FPGA and DA chip for packing，namely the design thought of AD9762 and EP2C70 consociation，give QPSK make principle and engineering of machine to carry out a method；Made use of the method of FPGA software plait distance to carry out QPSK that the number turns to make a machine，and carry out number to arrive the conversion that imitates signal through an AD9762，obtained to make a machine low achievement consume，small scaled turn， come to a to design a purpose，satisfy an applied need.

make a low；achievement to consume；DDS；light turn；FPGA

TN91

A

1674－6236（2016）03-0109-03

2015-03-01稿件編號(hào)：201503006

紀(jì)春國(guó)（1981—），男，山東煙臺(tái)人，碩士，高級(jí)工程師。研究方向：信息與通信工程。