基于STM32的報(bào)警顯示系統(tǒng)設(shè)計(jì)

張文新（廣州海格通信集團(tuán)股份有限公司，廣州　510663）

基于STM32的報(bào)警顯示系統(tǒng)設(shè)計(jì)

張文新
（廣州海格通信集團(tuán)股份有限公司，廣州510663）

介紹一種以STM32F103VE芯片為主控制器，以FPGA芯片為時序邏輯控制器，以AD9985A芯片為模數(shù)轉(zhuǎn)換器的實(shí)時報(bào)警顯示系統(tǒng)。該系統(tǒng)硬件架構(gòu)簡單，可靠性高，可靈活應(yīng)用于各種需要人機(jī)交互使用環(huán)境的工業(yè)級數(shù)據(jù)采集系統(tǒng)中，應(yīng)用前景廣泛。

報(bào)警顯示系統(tǒng)；STM32F103VE；AD9985A；人機(jī)交互

0　引言

報(bào)警顯示系統(tǒng)作為數(shù)據(jù)采集系統(tǒng)中的一個獨(dú)立子系統(tǒng)，是保障整個數(shù)據(jù)采集系統(tǒng)穩(wěn)定可靠運(yùn)行的重要人機(jī)交互設(shè)備。其一方面可以實(shí)時顯示上位主機(jī)傳送過來的數(shù)據(jù)圖像，并在上位主機(jī)的控制指令下，實(shí)現(xiàn)聲光報(bào)警動作；另一方面還可以通過人為操作其功能按鍵，實(shí)現(xiàn)報(bào)警顯示系統(tǒng)與上位主機(jī)間的指令交互，完成顯示畫面切換、顯示參數(shù)調(diào)整、屏幕解鎖、消音等功能操作，實(shí)現(xiàn)實(shí)時的人機(jī)交互功能。

本文介紹了一種以STM32F103VE芯片為主控制器、以FPGA芯片EP3C10F256為時序邏輯控制器、以AD9985A芯片為模數(shù)轉(zhuǎn)換器的實(shí)時報(bào)警顯示系統(tǒng)。該系統(tǒng)可將輸入的VGA模擬視頻圖像實(shí)時轉(zhuǎn)換為24bits RGB數(shù)字圖像進(jìn)行輸出顯示，支持最大 1280× 1024@75Hz的圖像分辨率；同時具有CAN總線接口和RS-422維護(hù)接口，用以實(shí)現(xiàn)報(bào)警顯示系統(tǒng)與上位主機(jī)間的通信及系統(tǒng)調(diào)試、維護(hù)。該系統(tǒng)硬件架構(gòu)簡單、可靠性高，應(yīng)用前景廣泛。

1　系統(tǒng)組成說明

整個報(bào)警顯示系統(tǒng)由結(jié)構(gòu)部分、硬件部分及軟件部分組成。其中結(jié)構(gòu)部分采用金屬鋁制材料配合橡膠墊進(jìn)行防水設(shè)計(jì)，整體重量小于500g；硬件部分由主控板、按鍵板、液晶顯示屏組成，且均采用三防設(shè)計(jì)，有效提高系統(tǒng)的可靠性；軟件部分采用VHDL語言和C語言進(jìn)行程序設(shè)計(jì)，簡單、可讀性好，便于升級和維護(hù)。

2　系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件主要由主控板、按鍵板及液晶顯示屏組成。系統(tǒng)硬件的組成框圖如圖1所示。

圖1

圖中，主控板是硬件系統(tǒng)的核心控制板，按鍵板是硬件系統(tǒng)的輸入設(shè)備，液晶顯示屏是硬件系統(tǒng)的顯示設(shè)備。通過主控板各輸入、輸出接口，實(shí)現(xiàn)上位主機(jī)與報(bào)警顯示系統(tǒng)及報(bào)警顯示系統(tǒng)內(nèi)部各組成單元的互聯(lián)。

2.1主控板設(shè)計(jì)

主控板是整個報(bào)警顯示系統(tǒng)的核心控制板，其主要功能是通過VGA視頻輸入接口接收上位機(jī)發(fā)送過來的實(shí)時VGA數(shù)據(jù)圖像，并通過RGB數(shù)字圖像輸出接口驅(qū)動TFT-LCD液晶顯示屏進(jìn)行實(shí)時數(shù)據(jù)圖像顯示；通過CAN總線接口實(shí)現(xiàn)與上位機(jī)的實(shí)時通信；通過RS-422接口完成報(bào)警顯示系統(tǒng)的調(diào)試和維護(hù)操作；通過鍵盤接口實(shí)現(xiàn)與按鍵板互聯(lián)，進(jìn)而實(shí)現(xiàn)人機(jī)交互功能。主控板的硬件設(shè)計(jì)原理框圖如圖2所示。

由圖2可知，主控板主要由電源轉(zhuǎn)換電路、AD9985A模數(shù)轉(zhuǎn)換電路、FPGA時序邏輯控制電路、STM32F103VE核心處理電路、TFT-LCD液晶屏顯示驅(qū)動電路及背光燈驅(qū)動電路、CAN通信接口電路、RS-422通信接口電路、報(bào)警電路、電源自檢電路組成。

（1）電源轉(zhuǎn)換電路設(shè)計(jì)

本報(bào)警顯示系統(tǒng)的外部輸入電源為DC24V，無法為系統(tǒng)中的各組成單元電路直接使用，因此必須設(shè)計(jì)相應(yīng)的電源轉(zhuǎn)換電路。本系統(tǒng)電源轉(zhuǎn)換電路共提供9路獨(dú)立輸出電源供系統(tǒng)各組成單元使用，分別為1路DC5V電源、4路DC3.3V電源、1路DC1.2V電源、1路DC2.5V電源及2路DC12V的恒流源輸出電源。電源轉(zhuǎn)換電路硬件設(shè)計(jì)原理框圖如圖3所示。

本設(shè)計(jì)中首先通過DC/DC電源轉(zhuǎn)換芯片LTM8032MPV將DC24V轉(zhuǎn)換為DC5V電源輸出，再通過LDO芯片LM1085-3.3、REG1117-3.3及恒流源芯片LTM8042IV將DC5V電源分別轉(zhuǎn)換為DC3.3V電源和DC12V、250mA恒流源輸出。FPGA芯片所需的DC2.5V電源和DC1.2V電源則通過LDO芯片LT1763CS8-2.5 和LT3021ES8-1.2、將LM1085-3.3輸出的DC3.3V電源作為輸入電源而轉(zhuǎn)換得到。

電源轉(zhuǎn)換電路中選用的LTM8032MPV芯片支持3.6V～36V的電壓輸入、0.8V～10V的電壓輸出范圍，最大支持2A輸出電流，且最高輸出效率可達(dá)95%，因此可在實(shí)現(xiàn)DC24V電源轉(zhuǎn)換為DC5V電源輸出的同時，有效降低電源轉(zhuǎn)換功耗，提高輸出效率。芯片LM1085-3.3、REG1117-3.3、LT1763CS8-2.5和 LT3021ES8-1.2均為LDO芯片，可為負(fù)載提供穩(wěn)定供電電源。LTM8042IV為升壓型 LED恒流源驅(qū)動器，可通過PWM方式及外置電阻控制輸出電壓及電流大小，最高支持1A的輸出驅(qū)動電流，滿足設(shè)計(jì)需求。

（2）AD9985A模數(shù)轉(zhuǎn)換電路設(shè)計(jì)

圖2

AD9985A模數(shù)轉(zhuǎn)換電路用于實(shí)現(xiàn)將輸入的模擬VGA信號轉(zhuǎn)換為24bits RGB數(shù)字圖像信號及行頻信號、場頻信號，輸出給后級FPGA時序邏輯電路進(jìn)行處理。

圖3

本系統(tǒng)中，該電路以AD9985A芯片為核心處理器進(jìn)行設(shè)計(jì)。AD9985A芯片是ADI公司生產(chǎn)的一款工業(yè)級、且具有24bits、140MSPS轉(zhuǎn)換率、300MHz帶寬的單模擬通道視頻模數(shù)轉(zhuǎn)換芯片，可最高支持 1280× 1024@75Hz的圖像分辨率。該芯片集成度高，僅需外擴(kuò)部分阻容器件、并在初始上電期間進(jìn)行簡單的寄存器配置操作，即可實(shí)現(xiàn)電路功能設(shè)計(jì)，應(yīng)用十分簡單。

本設(shè)計(jì)中，采用STM32F103VE芯片通過I2C接口對其進(jìn)行初始化配置，完成如圖像分辨率、充電泵寄存器數(shù)值配置等設(shè)置。

（3）FPGA時序邏輯控制電路設(shè)計(jì)

FPGA時序邏輯控制電路以ALTERA公司生產(chǎn)的CycloneⅢ系列芯片EP3C10F256為核心處理器，并外擴(kuò)4Mbits容量、SPI串行接口的FPGA配置存儲器芯片EPCS4SI8N進(jìn)行設(shè)計(jì)。該電路一方面通過接收AD9985A芯片輸出的24bits RGB數(shù)字圖像信號及行頻信號VGA_HS_out、場頻信號VGA_VS_out，緩沖并計(jì)算輸出TFT-LCD液晶顯示屏顯示所需的640×480分辨率數(shù)字圖像信號及顯示使能控制信號LCD_EN；另一方面也通過I2C接口、在STM32F103VE芯片的控制下，實(shí)現(xiàn)顯示自檢功能，驗(yàn)證圖像顯示電路的工作狀態(tài)是否正常。當(dāng)EP3C10F256芯片工作不良時，可通過STM32F103VE對其進(jìn)行復(fù)位操作，重新啟動工作。

本系統(tǒng)中，設(shè)計(jì)EP3C10F256芯片的全局輸入時鐘為8MHz，因此采用EP3C10F256芯片內(nèi)部的PLL鎖相環(huán)電路將其倍頻為640×480分辨率數(shù)字圖像所需的25.2MHz像素時鐘作為內(nèi)部時序設(shè)計(jì)參考時鐘，完成顯示圖像輸出功能。FPGA程序調(diào)試采用JTGA方式，配置存儲器芯片EPCS4SI8N的程序燒寫采用AS模式實(shí)現(xiàn)。

（4）STM32F103VE核心處理電路設(shè)計(jì)

STM32F103VE核心處理電路是報(bào)警顯示系統(tǒng)的控制核心，其一方面通過配置AD9985A芯片和控制EP3C10F256芯片，實(shí)現(xiàn)將輸入的模擬VGA視頻信號轉(zhuǎn)換為RGB數(shù)字圖像信號，并通過TFT-LCD液晶屏顯示出來；另一方面通過其CAN總線接口、RS-422通信接口、鍵盤接口，實(shí)現(xiàn)報(bào)警顯示系統(tǒng)與上位主機(jī)間的實(shí)時交互，實(shí)現(xiàn)如顯示數(shù)據(jù)實(shí)時變化、切換顯示頁面、顯示參數(shù)調(diào)整、解鎖屏、聲光報(bào)警等功能。

本系統(tǒng)中，核心處理電路以ST公司生產(chǎn)的低功耗處理器STM32F103VE芯片為核心處理芯片進(jìn)行設(shè)計(jì)，該芯片采用ARM 32-bit Cortex-M3內(nèi)核，工作主頻最高支持72MHz。其具有豐富的外設(shè)接口及內(nèi)置存儲器空間，包括512KB的Flash存儲器、64KB的SRAM存儲器及8個定時器、3個SPI外設(shè)接口、2個I2C外設(shè)接口、5個 USART串行接口、1個 USB2.0接口、1個CAN2.0B接口、1個SDIO接口、80個GPIO接口、5個12-bit ADC接口。因此，采用該芯片僅需簡單外擴(kuò)復(fù)位電路、BOOT配置電路、時鐘電路、電源供電電路即可實(shí)現(xiàn)本系統(tǒng)核心處理電路的設(shè)計(jì)要求。

本系統(tǒng)核心處理電路中，自動復(fù)位電路采用Maxim公司生產(chǎn)的MAX706TESA進(jìn)行設(shè)計(jì)，可上電自動發(fā)出周期約為1s～2s、低電平在（200±50）ms范圍內(nèi)的脈沖復(fù)位信號；手動復(fù)位電路采用單刀常開可自恢復(fù)式開關(guān)接地設(shè)計(jì)，兩組復(fù)位電路輸出信號在STM32F103VE芯片的復(fù)位信號輸入端口NRST端并行接入使用。

BOOT配置電路采用硬件配置的方式進(jìn)行設(shè)計(jì)，即STM32F103VE的BOOT0和BOOT1管腳均下拉10kΩ電阻接地，配置為低電平，使得STM32F103VE的BOOT方式為Flash啟動模式。

時鐘電路采用8MHz有源晶振配合5通道輸出時鐘發(fā)生器CY2305SI-1進(jìn)行設(shè)計(jì)，其中8MHz有源晶振作為時鐘源輸出8MHz時鐘給時鐘發(fā)生器CY2305SI-1芯片，CY2305SI-1芯片將輸入的8MHz時鐘擴(kuò)展為5路零延遲的并行8MHz時鐘源輸出。本設(shè)計(jì)中只選用兩路使用， 分別用于 STM32F103VE芯片和EP3C10F256芯片的全局工作時鐘。

STM32F103VE核心處理電路的工作電源為DC3.3V，由電源轉(zhuǎn)換電路提供。

（5）TFT-LCD液晶顯示屏驅(qū)動電路設(shè)計(jì)

為了保證顯示系統(tǒng)可靠、穩(wěn)定運(yùn)行，本設(shè)計(jì)中在FPGA時序邏輯控制電路與TFT-LCD液晶顯示屏間之間增加了液晶顯示屏驅(qū)動電路進(jìn)行電氣隔離，采用8路總線收發(fā)器SN74LVCC3245ADBR芯片進(jìn)行設(shè)計(jì)。該電路在提高液晶顯示屏驅(qū)動能力的同時，也保證了EP3C10F256芯片與TFT-LCD液晶顯示屏的安全、可靠工作

（6）TFT-LCD液晶顯示屏驅(qū)背光燈驅(qū)動電路設(shè)計(jì)

由于本系統(tǒng)選用的液晶顯示屏為TFT-LCD屏，因此需要設(shè)計(jì)相應(yīng)的LED背光燈驅(qū)動電路。

本系統(tǒng)中所用液晶顯示屏背光燈的典型工作電流為250mA，工作電壓為DC12V，因此選用Linear公司的LTM8042IV進(jìn)行設(shè)計(jì)，該芯片可以提供最大1A的驅(qū)動電流，支持DC3V～DC30V的輸入電壓范圍，滿足設(shè)計(jì)需求。

（7）CAN通信接口電路設(shè)計(jì)

CAN通信接口電路用于實(shí)現(xiàn)報(bào)警顯示系統(tǒng)與上位主機(jī)通信接口的物理電氣連接及數(shù)據(jù)通信。

由于本系統(tǒng)中所選核心處理器STM32F103VE本身集成CAN總線控制器，因此CAN通信接口電路僅需選用物理層收發(fā)器進(jìn)行相應(yīng)設(shè)計(jì)即可。本設(shè)計(jì)方案中，選用2500Vrms/min耐壓值、符合ISO11898標(biāo)準(zhǔn)的ADM3053隔離驅(qū)動器進(jìn)行CAN通信接口電路設(shè)計(jì)，可最高支持1Mbits的數(shù)據(jù)傳輸率。

（8）RS-422通信接口電路設(shè)計(jì)

RS-422通信接口電路用于實(shí)現(xiàn)對報(bào)警顯示系統(tǒng)的調(diào)試與維護(hù)操作。本設(shè)計(jì)方案中，采用美信公司生產(chǎn)的MAX3490芯片進(jìn)行相應(yīng)設(shè)計(jì)，該芯片支持DC3.3V工作電壓，最高支持10Mbits數(shù)據(jù)傳輸率。

（9）報(bào)警電路設(shè)計(jì)

報(bào)警電路用于實(shí)現(xiàn)報(bào)警顯示系統(tǒng)的聲音報(bào)警功能。本設(shè)計(jì)方案中選用臺灣志豐公司生產(chǎn)的KSSGH5B43型有源蜂鳴器作為聲音發(fā)生器件，采用三極管2SC1741AS作為蜂鳴器工作驅(qū)動芯片進(jìn)行設(shè)計(jì)，其驅(qū)動脈沖由STM32F103VE芯片提供。所選蜂鳴器的工作電壓為DC5V，其典型工作頻率3.1KHz，輸出聲壓典型值90dB。

（10）電源自檢電路設(shè)計(jì)

電源自檢電路用于實(shí)現(xiàn)各路供電電源的實(shí)時自檢，保證系統(tǒng)的穩(wěn)定、可靠運(yùn)行。

本設(shè)計(jì)方案中，首先將報(bào)警顯示系統(tǒng)中的各路供電電源均轉(zhuǎn)換為0V～DC3V之間，然后通過模擬轉(zhuǎn)換開關(guān)進(jìn)行各路切換，送STM32F103VE的AD接口，進(jìn)行實(shí)時檢測，完成自檢功能。其中高于DC3V的供電電源，如DC24V、DC5V、DC3.3V采用電阻衰減電路將其調(diào)制到0V～DC3V之后，再送后級電路采集檢測；對于0V～DC3V之間的供電電源，則直接送后級電路采集檢測；對于250mA恒流源則采用先連接模擬開關(guān)，在通過電阻衰減電路的方式，將電流信號轉(zhuǎn)換為電壓信號后送STM32F103VE的AD接口進(jìn)行檢測。

本電路中所用模擬開關(guān)為Maxim公司生產(chǎn)的工業(yè)級8選1低阻抗模擬復(fù)用器MAX14752EUE芯片，該芯片導(dǎo)通電阻典型值60Ω，導(dǎo)通電阻平坦度為0.03Ω。

數(shù)據(jù)倉庫，是多個數(shù)據(jù)源的集合。數(shù)據(jù)從分散的數(shù)據(jù)庫中抽取，經(jīng)過清理、加工、匯總、整理，在數(shù)據(jù)倉庫中集中存放。數(shù)據(jù)倉庫是出于數(shù)據(jù)挖掘與決策支持的目的而創(chuàng)建的，所涉及的操作主要是查詢，通常只需要與數(shù)據(jù)庫定期同步即可。

2.2按鍵板設(shè)計(jì)

按鍵板作為報(bào)警顯示系統(tǒng)的輸入設(shè)備，用于完成對報(bào)警顯示系統(tǒng)的控制操作。本設(shè)計(jì)中共設(shè)置了5個功能按鍵，分別為解鎖屏鍵、上翻鍵、下翻鍵、消音鍵和確定按鍵。

為了節(jié)約I/O端口資源，按鍵板采用1線式方案進(jìn)行設(shè)計(jì)。即按鍵板硬件電路采用主控板電源轉(zhuǎn)換電路輸出的DV3.3V電源為基準(zhǔn)電源，分別串接5組獨(dú)立的單刀常開可自恢復(fù)式開關(guān)及電阻進(jìn)行設(shè)計(jì)，5組開關(guān)電路的輸出端并聯(lián)在一起，經(jīng)電壓射隨器輸入到STM32F103VE的AD輸入端口。當(dāng)按下不同的按鍵時，由于各路開關(guān)串接的電阻不同，會使得輸入到AD端口的電壓不同，從而實(shí)現(xiàn)對不同按鍵的識別。

本設(shè)計(jì)中，各按鍵以DC360mV為步進(jìn)電壓進(jìn)行設(shè)計(jì)，即5個按鍵分別對應(yīng)的電壓值為0V、DC360mV、DC720mV、DC1080mV、DC1440mV。當(dāng)無按鍵按下時，默認(rèn)輸出電壓為DC1.8V。

2.3液晶顯示屏選型

3　系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)包括FPGA程序設(shè)計(jì)及STM32F103VE程序設(shè)計(jì)，其中FPGA程序采用VHDL語言進(jìn)行設(shè)計(jì)，STM32F103VE程序采用C語言進(jìn)行設(shè)計(jì)。

3.1FPGA程序設(shè)計(jì)

本設(shè)計(jì)中的FPGA程序采用層次化的設(shè)計(jì)方法進(jìn)行設(shè)計(jì)。首先采用VHDL語言進(jìn)行底層模塊設(shè)計(jì)，然后通過原理圖輸入法將各個底層模塊進(jìn)行綜合，進(jìn)而實(shí)現(xiàn)整個時序邏輯控制功能，F(xiàn)PGA程序設(shè)計(jì)流程框圖如圖4所示。

3.2STM32F103VE程序設(shè)計(jì)

本系統(tǒng)的控制核心選用ST公司生產(chǎn)的32位ARM內(nèi)核處理器STM32F103VE進(jìn)行設(shè)計(jì)，其軟件程序設(shè)計(jì)流程框圖如5所示。

4　結(jié)語

本文介紹的報(bào)警顯示系統(tǒng)，硬件架構(gòu)簡單，運(yùn)行穩(wěn)定、可靠，可靈活應(yīng)用與各種需要人機(jī)交互使用環(huán)境的工業(yè)級數(shù)據(jù)采集系統(tǒng)中，具有良好的應(yīng)用前景。

圖4

圖5

［1］ST Microelectronics Corporation.STM32F103xC/STM32F103xD/STM32F103xE Datasheet.2009（9）.

［2］Altera Corporation.CycloneⅢDevice Handbook，Volume 1 Datasheet.（2012-8）.

［3］Altera Corporation.CycloneⅢDevice Handbook，Volume 2 Datasheet.（2012-8）.

［4］KOE JDI Group Kaohsiung Opto-Electronics Inc.，TX13D200VM5BAA Techincal Data.（2013-11-1）.

［5］Analog Devices，Inc.，AD9985A Datasheet Rev.0.

［6］Analog Devices，Inc.，ADM3053 Datasheet Rev.0.

［7］Maxim Integrated Products，Inc.，MAX706P/R/S/T，MAX706AP/AR/AS/AT，MAX708R/S/T Datasheet Rev.5.

［8］Texas Instruments Incorporation，SN74LVCC3245A Datasheet.SCAS585O-NOVEMBER 1996-REVISED MARCH 2005.

［9］Liner Technology Corporation，LTM8032 Datasheet.2009.

［10］Liner Technology Corporation，LTM8042 Datasheet.2010.

Warning and Display System；STM32F103VE；AD9985A；Human-Computer Interaction

Design of Warning and Display System Based on STM32

ZHANG Wen-xin
（Guangzhou HAIGE Communications Group Incorporated Company，Guangzhou 510663）

Introduces a kind of Warning and Display System，in this system，the chip that STM32F103VE is the operation core，F(xiàn)PGA is the control component of timer and logic，and AD9985A is the analog to digital converter.The hardware design of this system's is simple，and reliability is high.It can be flexibly applied to all kinds of industrial data acquisition system which requires the human-computer interaction using environment，and has a wide application prospect.

1007-1423（2016）20-0085-06

10.3969/j.issn.1007-1423.2016.20.017

張文新（1978-），男，吉林蛟河人，碩士，工程師，研究方向?yàn)閿?shù)據(jù)采集、圖像處理、ATE測試設(shè)備、通信技術(shù)等方面產(chǎn)品的研發(fā)及設(shè)計(jì)工作

2016-07-09

2016-07-13