基于FPGA 的PCM解調器設計

李盤文 王 亮 蔣宏娜

基于FPGA 的PCM解調器設計

李盤文 王 亮 蔣宏娜

針對航空測試中常用的PCM數(shù)據(jù)流，提出一種雙通道PCM解調器設計。系統(tǒng)以FPGA為控制器，實現(xiàn)兩路PCM數(shù)據(jù)流的實時解析。PCM解碼過程中進行，幀同步和位同步的檢測，幀和位都同步則此幀數(shù)據(jù)有效。解析出一幀完整數(shù)據(jù)后通過USB發(fā)送給終端。

在航空測試領域，PCM作為數(shù)據(jù)傳輸和遙測的數(shù)據(jù)格式被廣泛使用。信息接收端需要解調器，對PCM進行解調，以便進行數(shù)據(jù)處理和數(shù)據(jù)記錄。FPGA具有結構靈活，設計周期短，可擴展性強，接口豐富等優(yōu)點，在高速信號實時處理領域越來越重要。本文提出使用FPGA同時對兩路輸入的PCM 數(shù)據(jù)流進行解析，解析出一幀完整數(shù)據(jù)后放入FPGA內部RAM緩存，通過USB接口發(fā)送給外部設備。

硬件電路設計

系統(tǒng)硬件由RS232電平轉換芯片，RS422電平轉換芯片，EEPROM芯片，USB驅動芯片和FPGA組成。上位機通過串口對系統(tǒng)進行配置，PCM數(shù)據(jù)流經過RS422電平轉換芯片轉換為TTL電平，F(xiàn)PGA將解析出的PCM數(shù)據(jù)通過USB芯片發(fā)送出去。

控制器FPGA

FPGA選用altera公司的 EP3C80F484I7，此FPGA自帶多種接口的IP核，內部有2810880位的存儲空間可以使用，可用IO 296個。此款芯片資源滿足系統(tǒng)需求。

電平轉換模塊

上位機通過串口對系統(tǒng)進行配置，使用MAX232將電平轉換為TTL電平供FPGA使用。PCM數(shù)據(jù)流為422電平，使用MAX3490將電平轉換為TTL電平供FPGA使用。

存儲器控制模塊

存儲器使用二線制I2C串行EEPROM AT24C02，此芯片有兩種寫入方式，一種是字節(jié)寫，一種是頁寫，允許一個周期內同時對一個字節(jié)到一頁的若干字節(jié)進行編程寫入。

USB驅動模塊

此模塊使用FTDI公司的USB接口芯片F(xiàn)T245BM，此芯片支持USB協(xié)議與并行I/O協(xié)議之間的轉換。使用時無需考慮固件設計以及驅動程序的編寫，從而能大大縮短產品的開發(fā)周期。FT245BM支持USB2.0規(guī)范，數(shù)據(jù)傳輸速度可達12M bps。

軟件設計

軟件按模塊進行設計。系統(tǒng)的運行由FPGA控制完成，軟件由以下模塊：UART收發(fā)模塊，PCM解析模塊，控制模塊，數(shù)據(jù)緩存模塊，接口模塊。各功能模塊在控制模塊的控制下工作，來完成對PCM數(shù)據(jù)的采集和處理工作。組合模塊如圖2所示。

UART收發(fā)模塊

系統(tǒng)選用9600bit/s的波特率傳輸數(shù)據(jù)，上位機按照表1所示的格式將配置信息下發(fā)給FPGA，經過奇校驗數(shù)據(jù)無誤，將數(shù)據(jù)通過I2C總線寫入EEPROM。

表1 配置信息格式

在接收串口數(shù)據(jù)時，如圖3所示，在每個數(shù)據(jù)中間進行采樣，此時數(shù)據(jù)最為穩(wěn)定，第0位數(shù)據(jù)時起始位忽略，接下來是8位數(shù)據(jù)位和一位奇偶校驗位都被采集，最后一位是停止位忽略。在每個碼元的每個采樣點處間隔兩個時鐘連續(xù)采樣三次，然后將這三次的采樣值兩兩按位與，再將相與的結果相或便得到該采樣點處的真實值，有效地防止了干擾造成的信號誤判。取到數(shù)據(jù)后將每一位按位取異或后與接受到的奇偶校驗位對比，一致則數(shù)據(jù)正確有效，否則數(shù)據(jù)錯誤，給上位機回發(fā)aaaa。

PCM解析模塊

圖1 系統(tǒng)硬件結構圖

圖2 組合模塊結構圖

圖3 串口接受數(shù)據(jù)時序

PCM幀結構如圖4所示，一個主幀有多個子幀組成，每個子幀由同步頭，幀計數(shù)器，數(shù)據(jù)字構成。字長度為4～16，同步頭長度為4～32位，且同步頭長度是字長度的倍數(shù)。

圖4 PCM幀格式

圖5 狀態(tài)轉移圖

圖6 數(shù)據(jù)接收流程

圖7 數(shù)據(jù)緩存

圖8 PCM解析功能仿真

PCM解析流程

PCM解析模塊負責完成位同步，子幀同步，串并轉換功能。PCM解析如圖5按如下步驟進行：

（1）Idle狀態(tài)初始化計數(shù)器

（2）進入SYN1狀態(tài)檢測同步頭

（3）當檢測到同步頭時，進入RX_PCM 狀態(tài)檢測是否為第一幀

（4）當一幀數(shù)據(jù)接收完畢，進入SYNX狀態(tài)檢測后面跟著的是否是同步頭

（5）當檢測到同步頭時，判斷主幀數(shù)據(jù)是否接收完畢

（6）一主幀數(shù)據(jù)接受完畢，進入下一次數(shù)據(jù)接收

幀同步頭檢測

同步頭檢測分為兩種，一種主幀開始的同步頭檢測即SYN1狀態(tài)，如圖6左圖所示。一種是子幀數(shù)據(jù)接收完成后同步頭檢測即SYNX狀態(tài)，如圖6中圖所示。

PCM數(shù)據(jù)接收

PCM有多種編碼模式，系統(tǒng)設計有NRZL和BiΦL兩種碼型，以NRZL為例。數(shù)據(jù)在時鐘上升沿發(fā)生變化，在時鐘的下降沿處于穩(wěn)定狀態(tài)，所以當檢測到時鐘下降沿時進行采樣，每個采樣點處間隔兩個時鐘連續(xù)采樣三次，然后將這三次的采樣值兩兩按位與，再將相與的結果相或便得到該采樣點處的真實值。

如圖6右圖所示，接收PCM數(shù)據(jù)，一子幀數(shù)據(jù)接收完畢后需檢測后面的數(shù)據(jù)是否為同步頭，如果不是則將此幀數(shù)據(jù)丟棄并重新檢測主幀同步頭。

數(shù)據(jù)緩存模塊

數(shù)據(jù)在被處理的同時被寫入雙口RAM，當一主幀數(shù)據(jù)處理完畢，產生一個完成標志，同時將高位地a16 取反。系統(tǒng)檢測到完成標志就將數(shù)據(jù)從RAM通過USB接口發(fā)出去，同時繼續(xù)接收下一幀PCM數(shù)據(jù)。

系統(tǒng)調試

通過modesim進行功能仿真。，對系統(tǒng)配置，同步頭FE6B2840，字長16，一幀有4個字，一主幀有三個子幀。如圖8所示，系統(tǒng)在處理數(shù)據(jù)時將有效的數(shù)據(jù)寫入RAM。

結語

通過對PCM格式進行研究，設計了基于FPGA的兩路PCM解調器，解調器可以在接受PCM數(shù)據(jù)的同時，進行位同步和幀同步的檢測并將數(shù)據(jù)寫入RAM。處理后的數(shù)據(jù)通過USB發(fā)給外部設備。經過調試系統(tǒng)工作正常，可以實現(xiàn)PCM解調功能，滿足設計要求。

DOI：10.3969/j.issn.1001-8972.2016.06.024