基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)*

許逸波++郝慧杰++周潤(rùn)++肖建

文章編號(hào)：2095-6835（2016）13-0008-03

摘 要：由于傳統(tǒng)電工電子實(shí)驗(yàn)箱平臺(tái)存在陳舊落后、結(jié)構(gòu)固定的情況，已經(jīng)脫離了物聯(lián)網(wǎng)革命的潮流，實(shí)驗(yàn)教學(xué)信息化改革迫在眉睫。在分析物聯(lián)網(wǎng)原理的基礎(chǔ)上，使用模塊化設(shè)計(jì)，通過(guò)網(wǎng)口模塊進(jìn)行網(wǎng)絡(luò)通信，采用單片機(jī)與FPGA協(xié)同處理控制，通過(guò)IIC總線驅(qū)動(dòng)單元電路組合，完成了實(shí)驗(yàn)箱硬件結(jié)構(gòu)和基于ARM和FPGA的IIC驅(qū)動(dòng)程序、網(wǎng)絡(luò)通信程序和系統(tǒng)控制程序，實(shí)現(xiàn)實(shí)驗(yàn)箱系統(tǒng)與控制終端遠(yuǎn)程互聯(lián)，完成了13個(gè)基本實(shí)驗(yàn)，并可以通過(guò)更新實(shí)驗(yàn)?zāi)K拓展實(shí)驗(yàn)箱功能。實(shí)踐證明，實(shí)驗(yàn)箱系統(tǒng)系統(tǒng)性價(jià)比高，可以突破時(shí)間與空間的限制，提高學(xué)生的實(shí)驗(yàn)效率，增強(qiáng)教學(xué)質(zhì)量。

關(guān)鍵詞：物聯(lián)網(wǎng)；實(shí)驗(yàn)箱；模塊化；單片機(jī)

中圖分類號(hào)：TP368.1 文獻(xiàn)標(biāo)識(shí)碼：A DOI：10.15913/j.cnki.kjycx.2016.13.008

隨著各大高校對(duì)學(xué)生實(shí)踐能力的重視，實(shí)驗(yàn)教學(xué)逐漸被提升到一個(gè)較高的地位。而目前，許多高校的實(shí)驗(yàn)平臺(tái)都是從教儀企業(yè)采購(gòu)的。該類平臺(tái)的結(jié)構(gòu)往往固定，而且采用的導(dǎo)線連接直插式電子元器件方式，存在分立元件過(guò)多導(dǎo)致電路結(jié)構(gòu)雜亂無(wú)章、錯(cuò)誤頻現(xiàn)的弊端，造成實(shí)驗(yàn)內(nèi)容更新慢、實(shí)際利用率低，難以滿足學(xué)生日益增長(zhǎng)的創(chuàng)新性實(shí)驗(yàn)需求。這在很大程度上制約著學(xué)生專業(yè)能力的鞏固和提高。

此外，隨著近年來(lái)物聯(lián)網(wǎng)的興起，實(shí)驗(yàn)室物聯(lián)信息化已成為實(shí)驗(yàn)教學(xué)改革的必然趨勢(shì)。從提高實(shí)驗(yàn)教學(xué)效率、實(shí)現(xiàn)信息化改革的角度出發(fā)，本文設(shè)計(jì)實(shí)現(xiàn)了一種具備物聯(lián)特性的基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)。它依托可編程器件和IIC總線通信技術(shù)，采用模塊化設(shè)計(jì)，兼容多種實(shí)驗(yàn)電路單元，與互聯(lián)網(wǎng)結(jié)合形成一個(gè)巨大的網(wǎng)絡(luò)，提供功能可變、遠(yuǎn)程可控、虛實(shí)結(jié)合的實(shí)驗(yàn)平臺(tái)，提升設(shè)備的通用性和更新速度，提高學(xué)生的實(shí)驗(yàn)效率，提高教學(xué)質(zhì)量。

1 實(shí)驗(yàn)箱系統(tǒng)的總體設(shè)計(jì)

在實(shí)驗(yàn)教學(xué)物聯(lián)化改革的趨勢(shì)中，基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)首先要解決的問(wèn)題是設(shè)備通信。對(duì)于實(shí)驗(yàn)箱系統(tǒng)與測(cè)量?jī)x器及客戶端之間的通信，采用網(wǎng)口通信的方式更加合適，以ARM單片機(jī)為通信核心，通過(guò)串口轉(zhuǎn)網(wǎng)口模塊，實(shí)現(xiàn)實(shí)驗(yàn)箱系統(tǒng)的網(wǎng)絡(luò)接入，便于用戶對(duì)實(shí)驗(yàn)箱的操作以及波形數(shù)據(jù)測(cè)量；對(duì)于實(shí)驗(yàn)箱系統(tǒng)內(nèi)部的通信，在眾多的通信方式中，IIC總線作為一種出色的通信方式，資源成本極低，而且信息傳輸速率相對(duì)較高，具備多從機(jī)掛載能力。因此，采用IIC總線進(jìn)行系統(tǒng)內(nèi)部通信，便于FPGA對(duì)于實(shí)驗(yàn)電路模塊的管理和控制。

另外一個(gè)需要解決的問(wèn)題是實(shí)驗(yàn)內(nèi)容的更新?；贔PGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)采用模塊化設(shè)計(jì)，依托IIC總線連接多個(gè)可插拔的電路模塊，在無(wú)需改動(dòng)控制單元的情況下，靈活動(dòng)態(tài)地搭建實(shí)驗(yàn)電路。此外，可以根據(jù)學(xué)生在不同階段不同層次的學(xué)習(xí)需求，采用更換電路模塊的方式進(jìn)行實(shí)驗(yàn)內(nèi)容的更新，充分滿足創(chuàng)新性實(shí)驗(yàn)需要。

當(dāng)然，實(shí)驗(yàn)箱系統(tǒng)還需要包括處理模塊、電源模塊、編程下載口模塊和信號(hào)輸入/輸出模塊，加上之前的通信模塊、總線控制模塊和電路模塊三個(gè)模塊，共七個(gè)部分。系統(tǒng)采用星形拓?fù)浣Y(jié)構(gòu)，通過(guò)電源模塊提供功能保障，以單片機(jī)和FPGA協(xié)同的處理模塊為核心，向周邊輻射展開(kāi)各功能模塊，實(shí)現(xiàn)實(shí)驗(yàn)箱系統(tǒng)的物聯(lián)與重構(gòu)功能。實(shí)驗(yàn)箱系統(tǒng)結(jié)構(gòu)如圖1所示。

2 單元模塊設(shè)計(jì)

根據(jù)系統(tǒng)總體設(shè)計(jì)，基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)集成多種功能，采用雙層結(jié)構(gòu)，下層為實(shí)驗(yàn)箱底板，上層為各功能模塊，包括處理模塊、電源模塊、通信模塊、總線控制模塊、編程下載口模塊、信號(hào)輸入/輸出模塊和電路模塊。圖2為實(shí)驗(yàn)箱示意圖。

2.1 處理模塊設(shè)計(jì)

實(shí)驗(yàn)箱系統(tǒng)借鑒片上系統(tǒng)（System on Chip，SOC）的思想，采用單片機(jī)與FPGA協(xié)同工作的方式，充分發(fā)揮FPGA的資源優(yōu)勢(shì)以及ARM微處理器的低成本、低功耗和高性能，用 ARM單片機(jī)實(shí)現(xiàn)實(shí)驗(yàn)箱系統(tǒng)與網(wǎng)絡(luò)的信息通信，用FPGA完整控制內(nèi)部系統(tǒng)，兩者之間采用一組I/O口進(jìn)行并行數(shù)據(jù)通信。其中，F(xiàn)PGA處理單元采用Xilinx的Spartan XC3S50，作為5萬(wàn)門級(jí)

的可編程芯片，加上144個(gè)I/O口，其性價(jià)比高、處理速度快，完全可以滿足電工電子實(shí)驗(yàn)教學(xué)的基本需求以及學(xué)生的創(chuàng)新性實(shí)驗(yàn)需求；單片機(jī)處理單元采用的是STM32F103VE，其采用的ARM CORTEX-M3的內(nèi)核和32位精簡(jiǎn)指令集，成本低，性能優(yōu)異，在72M的工作頻率下，具備較高的處理速度和較強(qiáng)的處理能力，可以進(jìn)行較高速的數(shù)據(jù)通信和處理。

2.2 電源模塊設(shè)計(jì)

實(shí)驗(yàn)箱系統(tǒng)主要用到的是+1.2 V、+3.3 V和±5 V，其中，+1.2 V和+3.3 V分別為FPGA芯片的內(nèi)核與I/O口供電，使用±5 V給各模塊器件供電。1.2 V電源電路如圖3所示。

具體做法如下：①采用XL2576S降壓型開(kāi)關(guān)穩(wěn)壓器，將由外部輸入的12～40 V電壓信號(hào)進(jìn)行降壓并穩(wěn)定輸出5 V；②將5 V電壓作為輸入信號(hào)，通過(guò)AMS1117-3.3電源芯片降壓至所需的3.3 V；③以3.3 V電壓作為輸入信號(hào)，通過(guò)AMS1117-1.2電源芯片來(lái)獲取1.2 V的目標(biāo)電壓。此外，考慮到電源正負(fù)極反接的可能，在信號(hào)輸入端采用最大反相電壓為45 V的1N5817二極管——超過(guò)了學(xué)生直流電源的最大輸出電壓，充分保護(hù)電源模塊及實(shí)驗(yàn)箱系統(tǒng)。3.3 V紋波抑制電源電路如圖4所示。

由于系統(tǒng)中的各功能模塊對(duì)電壓值具有較高的要求，因此，如圖4所示，可以在輸出端外接成排接地電容，有效地濾除紋波，提高電源質(zhì)量，給整個(gè)物聯(lián)化實(shí)驗(yàn)箱系統(tǒng)提供紋波較小的工作電壓。

2.3 通信模塊設(shè)計(jì)

通信作為必不可少的一部分，其主要由兩部分組成，分別為RS232串口單元和網(wǎng)口轉(zhuǎn)串口單元。通信模塊與處理模塊連接，其中主要是采用ARM處理核心來(lái)進(jìn)行數(shù)據(jù)的傳輸和處理的。RS232串口單元用于終端客戶機(jī)與實(shí)驗(yàn)箱進(jìn)行有線數(shù)據(jù)傳輸，在9 600波特率的速率下進(jìn)行信息交互。網(wǎng)口單元主要由串口轉(zhuǎn)以太網(wǎng)模塊構(gòu)成，模塊集成 10/100M 自適應(yīng)以太網(wǎng)接口，最高波特率256 Kbps。將終端客戶配置為TCP Client工作模式，實(shí)驗(yàn)箱配置為TCP Server，采用用戶/服務(wù)器的工作方式，實(shí)現(xiàn)實(shí)驗(yàn)箱與客戶終端之間的數(shù)據(jù)傳輸，同時(shí)以串口數(shù)據(jù)的形式將數(shù)據(jù)發(fā)送至處理模塊。由于串口工作電平不同，在串口和控制電路之間還需要RS-232線路驅(qū)動(dòng)器/接收器——ADM3202RN，通過(guò)升壓轉(zhuǎn)換器加上電壓電平轉(zhuǎn)化發(fā)射/接收器，實(shí)現(xiàn)通信單元與單片機(jī)的隔離，保護(hù)電路，防止發(fā)生高電壓損壞電路的情況。

2.4 總線控制模塊設(shè)計(jì)

基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)的核心內(nèi)容是實(shí)驗(yàn)電路的構(gòu)成，總線控制模塊是建立在IIC總線和網(wǎng)絡(luò)通信技術(shù)基礎(chǔ)上的，由單片機(jī)通過(guò)網(wǎng)口來(lái)接收客戶端數(shù)據(jù)，同時(shí)把信息返回給通信模塊，實(shí)現(xiàn)信息的交互；然后單片機(jī)和FPGA協(xié)同處理控制命令，并主要通過(guò)FPGA來(lái)確定電路的重構(gòu)方式，采用IIC總線主從應(yīng)答的方式，選擇所需的電路模塊，通過(guò)控制命令，實(shí)現(xiàn)FPGA對(duì)單元電路的組合控制，確定各單元電路的動(dòng)態(tài)組合，實(shí)現(xiàn)實(shí)驗(yàn)電路重構(gòu)。IIC結(jié)構(gòu)如圖5所示。

該模塊是基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)的特點(diǎn)，由于賦予各電路模塊唯一的IP地址，使得這些模塊可以通過(guò)同一組IIC總線來(lái)實(shí)現(xiàn)數(shù)據(jù)通信，降低了產(chǎn)品的整體成本。此外，采用的環(huán)形布局和布設(shè)的多組接插口，不僅提高了系統(tǒng)的集成度，減少了導(dǎo)線長(zhǎng)度，還可以降低信號(hào)衰減，提高系統(tǒng)的穩(wěn)定性。

2.5 電路模塊設(shè)計(jì)

電路模塊是基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)的硬件實(shí)現(xiàn)部分，由模擬電路模塊和數(shù)字電路模塊組成，負(fù)責(zé)提供構(gòu)成電路的多種元器件和小規(guī)模電路模塊。其中，數(shù)字電路相對(duì)簡(jiǎn)單，可以由FPGA來(lái)直接控制和生成所需電路，當(dāng)然也可以采用獨(dú)立的電路模塊來(lái)實(shí)現(xiàn)；而模擬電路要復(fù)雜得多，信號(hào)不再局限于“0”和“1”。因此，只能采用模塊來(lái)構(gòu)成電路，通過(guò)FPGA進(jìn)行模塊的組合拼接，搭建實(shí)驗(yàn)電路。此外，實(shí)驗(yàn)板上保留了多個(gè)用于激勵(lì)信號(hào)輸入、采集和控制的管腳，進(jìn)一步增加了系統(tǒng)的靈活性。

2.6 信號(hào)輸入/輸出模塊

基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)采用的FPGA具有144個(gè)I/O口資源，在此預(yù)留了5個(gè)輸入信號(hào)端與5個(gè)信號(hào)輸出端，采用標(biāo)準(zhǔn)的4 mm香蕉插頭，降低信號(hào)衰減幅度，提高系統(tǒng)可靠性。

2.7 編程下載口模塊

基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)中采用的是可編程器件與單片機(jī)作為處理單元，因此需要分別設(shè)計(jì)下載模塊。

（a） （b）

圖 6 編程下載接口

對(duì)于單片機(jī)而言，從節(jié)約系統(tǒng)資源和提高下載效率的角度出發(fā)，采用SWD燒錄模式，僅需GND、VCC、SWDIO和SWDCLK 4個(gè)端口就可以實(shí)現(xiàn)仿真器與STM32的連接。在高速模式下，它比JTAG更加可靠，燒錄成功率更高，如圖6（a）所示；對(duì)于FPGA而言，采用JLINK仿真下載的方式，則至少需要VCC、GND、TDO、TMS、TCK和TDI6個(gè)接口，所有接口采用標(biāo)準(zhǔn)間距2.54 mm，如圖6（b）所示。

3 實(shí)驗(yàn)箱應(yīng)用

基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)的基本功能如表1所示。

與傳統(tǒng)的基于8051的電工電子實(shí)驗(yàn)箱相比，該實(shí)驗(yàn)箱的批量生產(chǎn)成本約700元。尤其在實(shí)驗(yàn)箱網(wǎng)絡(luò)接入之后，用戶只需支付網(wǎng)絡(luò)平臺(tái)費(fèi)用，成本極低，而且還能夠通過(guò)網(wǎng)絡(luò)進(jìn)行真實(shí)的實(shí)驗(yàn)學(xué)習(xí)。表1所列舉的實(shí)驗(yàn)內(nèi)容只是最基礎(chǔ)的一部分，可以根據(jù)學(xué)生實(shí)驗(yàn)需求，通過(guò)更換電路模塊的方法來(lái)更新的實(shí)驗(yàn)內(nèi)容.因此，該實(shí)驗(yàn)箱系統(tǒng)的功能更加全面，可滿足學(xué)生的創(chuàng)新性學(xué)習(xí)。

考慮到大學(xué)生創(chuàng)新訓(xùn)練的需要，實(shí)驗(yàn)箱上預(yù)留了編程下載口模塊和多個(gè)I/O口，提供實(shí)驗(yàn)箱的二次開(kāi)發(fā)空間，使得該實(shí)驗(yàn)箱可以作為學(xué)生參加大學(xué)生電子設(shè)計(jì)競(jìng)賽、挑戰(zhàn)杯競(jìng)賽的賽前訓(xùn)練之用，以學(xué)促賽，以賽促學(xué)。

4 結(jié)束語(yǔ)

基于FPGA的模塊化聯(lián)網(wǎng)實(shí)驗(yàn)箱系統(tǒng)包括處理模塊、電源模塊、通信模塊、總線控制模塊、編程下載口模塊、信號(hào)輸入/輸出模塊和電路模塊，集成多種常用電子元器件，采用IIC總線控制的方式，根據(jù)任務(wù)要求進(jìn)行單元模塊的動(dòng)態(tài)組合，實(shí)現(xiàn)不同的電路功能。以網(wǎng)絡(luò)服務(wù)器為支撐的實(shí)驗(yàn)箱系統(tǒng)，采用客戶終端控制的方式，進(jìn)行網(wǎng)絡(luò)接入、數(shù)據(jù)交互、遠(yuǎn)程控制和電路重構(gòu)，擺脫了電工電子實(shí)驗(yàn)中時(shí)間和空間上的限制，提高了學(xué)生實(shí)驗(yàn)的效率，增強(qiáng)了實(shí)驗(yàn)內(nèi)容的豐富性和靈活性，為實(shí)驗(yàn)教學(xué)提供了一個(gè)功能可變、遠(yuǎn)程可控、虛實(shí)結(jié)合的硬件平臺(tái)。此外，作為教育改革中的一部分，本設(shè)備的成功研制，對(duì)實(shí)驗(yàn)教學(xué)的信息化改革和建設(shè)具有一定參考意義。

參考文獻(xiàn)

[1]惠煌，賴曉晨，遲宗正，等.高校單片機(jī)教學(xué)實(shí)驗(yàn)設(shè)備自制模式探索[J].實(shí)驗(yàn)技術(shù)與管理，2012，29（5）.

[2]周冠玲，馮占英，李戰(zhàn).“單片機(jī)原理及應(yīng)用”課程教學(xué)改革的探討[J].中國(guó)電化教育，2012，33（6）.

[3]黃衛(wèi)華，賈歷程.“基于FPGA的EDA實(shí)驗(yàn)系統(tǒng)改革與實(shí)踐”[J].實(shí)驗(yàn)室研究與探索，2012，31（4）.

[4]部德才，張永平.基于LabVIEW的虛擬數(shù)字存儲(chǔ)示波器的設(shè)計(jì)[J].科技與創(chuàng)新，2014（20）.

[5]于娟，唐瑞.基于89C52單片機(jī)的LED顯示器設(shè)計(jì)[J].科技與創(chuàng)新，2016（01）.

[6]王漢森.一種智能功能集成的設(shè)計(jì)方法及實(shí)例[J].科技與創(chuàng)新，2016（01）.

[7]賈萍，丁向榮，胡美蘭.“教、學(xué)、做”一體化單片機(jī)教學(xué)實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與應(yīng)用[J].實(shí)驗(yàn)技術(shù)與管理，2012，29（6）.

[8]胡文華，胡仁喜.Altium Designer 13電路設(shè)計(jì)[M].北京：化學(xué)工業(yè)出版社，2013.

〔編輯：胡雪飛〕