基于PCB板電磁兼容性設(shè)計(jì)方法的研究

唐幸兒　梁季彝

摘要：從電子系統(tǒng)電磁兼容性的角度出發(fā)，詳細(xì)地?cái)⑹隽擞∷㈦娐钒迳系脑骷牟季帧⒐╇娋€路和信號(hào)線路的布線原則；并對(duì)印刷電路板的自動(dòng)布線進(jìn)行討論。電磁干擾對(duì)電子系統(tǒng)的危害和影響，PCB電磁兼容性設(shè)計(jì)的原因、原則，PCB抗干擾的一般措施。結(jié)合在PCB設(shè)計(jì)方面的實(shí)際經(jīng)驗(yàn)，闡述電子系統(tǒng)電磁兼容性設(shè)計(jì)的方法和技巧，確保電子系統(tǒng)實(shí)現(xiàn)最優(yōu)性能。

關(guān)鍵詞：電磁干擾 PCB 電磁兼容性

中圖分類號(hào)：TN41 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）06-0000-00

Abstract：From the electronic system electromagnetic compatibility point of view， a detailed account of the printed circuit board component layout， power lines and signal lines wiring principles； and automatic routing of printed circuit boards for discussion. Electromagnetic interference on the hazards and effects of electronic systems，PCB design of electromagnetic compatibility reasons， in principle， PCB general anti-jamming measures. Combines practical experience of PCB design，elaborate electronic system electromagnetic compatibility design methods and techniques to ensure that electronic system to achieve optimal performance.

Key words： Electromagnetic interference； PCB； electromagnetic compatibility

compatibility

隨著電子通信技術(shù)的發(fā)展，無(wú)線射頻及控制電路技術(shù)運(yùn)用越來(lái)越廣，如：無(wú)線多通道遙控車、無(wú)線手機(jī)、紅外線遙控等，其中的射頻電路的性能指標(biāo)直接影響整個(gè)產(chǎn)品的質(zhì)量。這些掌上產(chǎn)品的一個(gè)最大特點(diǎn)就是小型化，而小型化意味著元器件的密度很大，這使得元器件（包括SMD、SMC、裸片等）的相互干擾十分突出。本文討論采用Protel se軟件進(jìn)行PCB設(shè)計(jì)時(shí)（以五、八通道為例），如何最大限度地實(shí)現(xiàn)電路的性能指標(biāo)，以達(dá)到電磁兼容要求。

1 電路板設(shè)計(jì)的一般原則

電路板設(shè)計(jì)的一般原則包括：電路板的選用、電路板尺寸、元件布局、電路布線、焊盤、填充、跨接線、包地等。其中元件布局和電路布線是影響電路板性能最重要的部分，下面對(duì)元件布局和電路布線結(jié)合五通道坦克車的接收控制作詳細(xì)闡述。

1.1元件布局

首先應(yīng)考慮PCB尺寸大小。PCB尺寸過(guò)大，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；過(guò)小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定元件的位置，一般來(lái)說(shuō)，應(yīng)把模擬信號(hào)、高速數(shù)字電路、噪聲源（如繼電器、大電流開(kāi)關(guān)等）這三部分合理分開(kāi)，使相互間的信號(hào)耦合為最小。最后，根據(jù)電路的功能單元，對(duì)電路的全部元器件進(jìn)行布局。

1.2 電路布線

1.2.1電路布線的原則

（1）輸入、輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋耦合。

（2）導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過(guò)它們的電流值決定，當(dāng)銅箔厚度為0.05毫米、寬度為1～15毫米時(shí)，通過(guò)2安的電流，溫度不會(huì)高于3攝氏度。因此，導(dǎo)線寬度為1.5毫米便可滿足要求。對(duì)于集成電路尤其是數(shù)字電路，通常選寬度為0.02～0.3毫米的導(dǎo)線，當(dāng)然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。

1.2.2射頻電路PCB設(shè)計(jì)對(duì)布線的要求

在射頻電路PCB設(shè)計(jì)中，電源線和地線的正確布線顯得尤其重要，合理的設(shè)計(jì)是克服電磁干擾的最重要的手段。PCB上相當(dāng)多的干擾源是通過(guò)電源和地線產(chǎn)生的，其中地線引起的噪聲干擾最大。地線容易形成電磁干擾的主要原因于地線存在阻抗。當(dāng)有電流流過(guò)地線時(shí)，就會(huì)在地線上產(chǎn)生電壓，從而產(chǎn)生地線環(huán)路電流，形成地線的環(huán)路干擾。當(dāng)多個(gè)電路共用一段地線時(shí)，就會(huì)形成公共阻抗耦合，從而產(chǎn)生所謂的地線噪聲。因此，在對(duì)射頻電路PCB的地線進(jìn)行布線時(shí)應(yīng)該注意以下問(wèn)題：五通道坦克車高頻部分如進(jìn)行完全包地處理，會(huì)影響接收機(jī)的穩(wěn)定性并受電磁干擾，應(yīng)留有缺口不應(yīng)完全封閉，如圖1所示。

2 電路板及電路抗干擾措施

印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，以下從三個(gè)方面討論P(yáng)CB抗干擾設(shè)計(jì)的措施。

2.1電源線設(shè)計(jì)

根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。同時(shí)使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。

2.2地線設(shè)計(jì)

（1）印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。對(duì)于雙面板，地線布置特別講究，通過(guò)采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來(lái)的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線，并都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。如能將接地和屏蔽正確結(jié)合起來(lái)使用，可解決大部分干擾問(wèn)題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。

（2）地線設(shè)計(jì)的原則是：數(shù)字地與模擬地分開(kāi)。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開(kāi)，分別與電源端地線相連，并盡可能加大線性電路的接地面積。

（3）低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。

（4）當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。將接地線構(gòu)成閉環(huán)路。設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上的很多集成電路元件，尤其遇到耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。RX2八通道遙控接收板，如圖2所示。

2.3合理設(shè)置退耦電容

性能好的高頻去耦電容可以去除高到1GHZ的高頻成份。瓷片電容或多層陶瓷電容的高頻特性較好。去耦電容有兩個(gè)作用：一方面旁路除掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。另一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門關(guān)門瞬間的充放電能；每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算， 即10MHz取0.1uF。對(duì)微控制器構(gòu)成的系統(tǒng)，取0.1～0.01uF之間都可以。退耦電容的一般配置原則是：

（1）電源輸入端跨接10～100uF的電解電容器。如有可能，接100uF以上的更好。

（2）原則上每個(gè)集成電路芯片都應(yīng)布置一個(gè)0.01uF的瓷片電容，如遇印制板空隙不夠，可每4～8個(gè)芯片都應(yīng)布置一個(gè)1～10uF的鉭電容。

（3）對(duì)于抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退耦電容。

（4）電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線。

3 結(jié)語(yǔ)

電磁干擾信號(hào)如果處理不當(dāng)，可能造成整個(gè)電路系統(tǒng)的無(wú)法正常工作，因此，如何防止和抑制電磁干擾，提高電磁兼容性，就成為設(shè)計(jì)無(wú)線多通道遙控PCB板時(shí)的一個(gè)非常重要的課題。同一電路，不同的PCB設(shè)計(jì)結(jié)構(gòu)，其性能指標(biāo)會(huì)相差很大。

參考文獻(xiàn)

[1]連紀(jì)文，淺談電力系統(tǒng)電磁兼容問(wèn)題[J].電力系統(tǒng)通信，2003，24，（3）：8-9.

[2]江思敏，唐廣芝.PCB和電磁兼容設(shè)計(jì)[M].第二版.機(jī)械工業(yè)出版社，2008：198-199.

[3]張莉.位標(biāo)器動(dòng)平衡測(cè)試系統(tǒng)中EMC的設(shè)計(jì)與實(shí)現(xiàn)[D].華中科技大學(xué)，2005：36-38.

[4]喬玉娥.專家系統(tǒng)在電磁兼容共性技術(shù)中的應(yīng)用[D]. 河北工業(yè)大學(xué)，2006：48-50.

[5]向紅權(quán)，蘇先海，王瑛. PCB設(shè)計(jì)中的電磁兼容性[J].現(xiàn)代電子技術(shù)，2006，（6）：16-18.

[6]王戰(zhàn)飛.模-數(shù)轉(zhuǎn)換器測(cè)試技術(shù)的研究[D].浙江大學(xué)，2006：24-25.