基于CPCI系統(tǒng)的高速數(shù)字通信接口電路設計與應用

李國達

摘 要： 隨著航空電子系統(tǒng)的迅速發(fā)展，系統(tǒng)間頻繁的信息交換和共享對數(shù)據(jù)傳輸實時性和可靠性的要求日益提高。針對這一要求，提出了一種基于CPCI系統(tǒng)下實現(xiàn)AFDX協(xié)議端系統(tǒng)接口功能的方法，為通用信號處理平臺與AFDX網(wǎng)絡的連接提供接口，實現(xiàn)AFDX協(xié)議數(shù)據(jù)的高速、可靠性傳輸。給出了采用FPGA實現(xiàn)該功能的整體方案，詳細描述了基于FPGA硬件開發(fā)的各個模塊的設計，介紹了基于MicroBlaze的嵌入式軟件設計方法，在EDK中采用C語言實現(xiàn)AFDX協(xié)議IP層以上的封裝和解封裝。最后經過仿真驗證和測試，驗證了設計的正確性。

關鍵詞： CPCI； 航空全雙工以太網(wǎng)； 端系統(tǒng)； FPGA； 嵌入式軟件

中圖分類號： TN914.3?34； TM417 文獻標識碼： A 文章編號： 1004?373X（2016）07?0075?04

Abstract： In recent years， with the rapid development of avionics system， the requirements of frequent information exchange and sharing among system to real?time and reliable data transmission are increasingly increased. For this issue， a method based on CPCI system to implement the end system interface function of AFDX protocol is proposed， which can provide the interface to connect the general signal processing platform and AFDX network， and realize the high?speed and reliable transmission of AFDX protocol data. The overall plan of using FPGA to implement the function is given， in which the design of each module developed by FPGA hardware is described in detail， and the embedded software design method based on MicroBlaze is introduced. The C language is used to realize the capsulation and decapsulation above IP layer of the AFDX protocol in EDK. The correctness of the design was verified by simulation and test.

Keywords： CPCI； AFDX； end system； FPGA； embedded software

0 引 言

隨著通信技術的高速發(fā)展，嵌入式系統(tǒng)對數(shù)據(jù)傳輸速率的要求更高。在航空等軍用電子設備中，實現(xiàn)信號處理算法的數(shù)字信號處理機，起著至關重要的作用。CPCI總線技術有效解決了高速互聯(lián)問題。

20世紀90年代，PCI總線技術被廣泛應用，但是它可靠性較低，無法滿足對正常運行時間要求較高的高可用性系統(tǒng)。加之其主板連接器可靠性低，更換時易被損壞。CPCI的高帶寬特點，決定了其適用于高速數(shù)據(jù)通信場合。隨著國外著名計算機系統(tǒng)公司基于CPCI產品和方案的推廣及PICMG/PRC對CPCI技術的宣傳，我國工業(yè)控制領域越來越多地把CPCI應用于高性能嵌入式系統(tǒng)之中。本文研究了在CPCI系統(tǒng)環(huán)境下高速數(shù)字通信AFDX協(xié)議端系統(tǒng)接口的電路設計與功能實現(xiàn)。采用Verilog編程實現(xiàn)基于FPGA的硬件設計部分，采用C編程實現(xiàn)基于MicroBlaze的嵌入式軟件設計。

1 基于FPGA的硬件設計

1.1 MAC模塊、FIFO模塊和MII模塊

FIFO模塊分為接收FIFO和發(fā)送FIFO，通過調用IP核來實現(xiàn)。本文所設計的MAC模塊和FIFO模塊的基本結構如圖1所示。MAC核通過MII接口和PHY芯片進行外部通信，通過發(fā)送FIFO和接收FIFO進行FPGA內部數(shù)據(jù)的通信。

1.2 CRC模塊

CRC模塊通過檢驗數(shù)據(jù)的CRC值，判決接收的數(shù)據(jù)的正確性和有效性。在數(shù)據(jù)包被發(fā)送后，緊接著該數(shù)據(jù)包的4 B CRC也會被發(fā)送。接收者通過數(shù)據(jù)包和CRC數(shù)據(jù)就可以得出新的CRC值。若新CRC值為0，表明接收和發(fā)送的數(shù)據(jù)不一致，crc_error將會置1。其管腳定義如表2所示。

1.3 規(guī)整模塊和冗余管理模塊

規(guī)整模塊根據(jù)每條VL的BAG，Lmax值，對其數(shù)據(jù)流進行規(guī)整。具體方式為：當該VL的BAG時間達到，且Jitter在最大抖動的范圍內、幀長小于Lmax，則置FTT標識有效，此時多路復用器模塊會申請對該VL進行調度；反之，不能對該VL進行調度。將固定帶寬分配給每個VL，等價于把接收端與發(fā)送端之間的數(shù)據(jù)傳輸限制在一個BAG內，即在一個BAG內只有一次數(shù)據(jù)傳輸，如果數(shù)據(jù)包過大，將其分為多個幀進行發(fā)送，也將會在各自的BAG內進行發(fā)送。所以，為了保證任意時間段使用的帶寬都是可以被確定的，必須把一個時間段合理地分配給不同的終端系統(tǒng)使用，規(guī)整器的輸入輸出示意圖如圖3所示。

從圖3可看出，兩個數(shù)據(jù)幀之間的長度大于BAG，那么正常接收；當兩個數(shù)據(jù)幀之間的長度小于一個BAG，就將后一個數(shù)據(jù)幀移動到第二個BAG的起始位置。

在AFDX網(wǎng)絡中，通過不同的AFDX網(wǎng)絡交換機將兩個互為冗余的幀傳遞到同一個目的端系統(tǒng)。只要交換機輸出端口的輸入流量大于輸出流量，就必定會產生交換延遲。因為不同的交換機的交換延遲不是確定值，所以兩個互為冗余的幀到達目的端的時間間隔也是不確定的。設計時，將SkewMax（最大偏斜）用于AFDX的接收冗余管理中以便對冗余幀的接收時間進行限制。冗余管理模塊的功能是對接收幀的有效性進行驗證，并將重復的有效幀進行消除。冗余管理模塊的框圖如圖4所示。

1.4 發(fā)送和接收模塊

發(fā)送數(shù)據(jù)的基本過程如下：要發(fā)送數(shù)據(jù)時，將待發(fā)送數(shù)據(jù)傳輸?shù)組AC的發(fā)送緩存中，發(fā)送緩存接收到的數(shù)據(jù)達到設定值時，數(shù)據(jù)發(fā)送模塊開始進行幀間隔計時；發(fā)送幀的前導碼；發(fā)送幀起始定界符；幀長計數(shù)、CRC校驗和計算，同時將數(shù)據(jù)按半位元組（4 b）發(fā)送給MII接口；在發(fā)送過程中，如果MAC檢測到該幀的長度小于最小幀長（64 B），則進行數(shù)據(jù)填充達到64 B為止。

AFDX發(fā)送部分的狀態(tài)機如圖6所示，發(fā)送數(shù)據(jù)主要包括等待、數(shù)據(jù)長度檢測、插入前導碼和幀起始界定符、數(shù)據(jù)發(fā)送以及CRC校驗結果狀態(tài)。系統(tǒng)在工作的時候，一直處于wait狀態(tài)，當需要發(fā)送數(shù)據(jù)的時候，狀態(tài)機將進入下一個狀態(tài)從而開始數(shù)據(jù)的發(fā)送。

接收為發(fā)送的反過程，首先對接收到的4位信息進行幀檢測，當檢測到前導碼和幀起始定界符的時候，則認為一幀數(shù)據(jù)接收到了，然后開始對數(shù)據(jù)幀進行解析，得到幀數(shù)據(jù)中的各類數(shù)據(jù)信息。

AFDX接收過程如下：數(shù)據(jù)通過PHY芯片解碼后進入到MAC 核，然后進入接收FIFO。當MAC接收到數(shù)據(jù)有效后，從MII接口讀入數(shù)據(jù)后檢測前導碼和幀起始定界符，當檢測到有效的幀起始定界符，就會開始對幀長進行計數(shù)。接收模塊在接收數(shù)據(jù)的過程中將已接收到的幀的前導域，SFD域，CRC域和PAD域進行剝離。

2 基于MicroBlaze的軟件設計

2.1 設計說明

在MicroBlaze中將主要完成AFDX協(xié)議棧中UDP層和IP層的數(shù)據(jù)發(fā)送和接收部分，對數(shù)據(jù)進行封裝、解析和控制。發(fā)送部分主要完成以下幾個工作：當一個幀數(shù)據(jù)進入AFDX端口時，發(fā)送部分就開始對該幀數(shù)據(jù)進行封裝，其中UDP層將對數(shù)據(jù)添加UDP頭，包括源和目標UDP端口號。IP層將UDP層處理完的數(shù)據(jù)添加IP 包頭和以太網(wǎng)頭，然后送入虛鏈路層并添加序列號。接收部分主要完成如下幾個工作：當一個幀信號通過PHY解碼送入MAC后，通過接收FIFO送入AFDX接收模塊，那么接收過程開始。在鏈路層首先對該幀信號進行完整性檢測和冗余管理，然后進入IP層，進行IP 校驗和檢查，然后送入UDP層，通過多路分配器后將對應的幀數(shù)據(jù)發(fā)送出去，實現(xiàn)數(shù)據(jù)的解封裝功能。

2.2 設計流程

基于MicroBlaze的系統(tǒng)設計需要分別對系統(tǒng)的硬件和軟件進行協(xié)同編譯。完成MicroBlaze的軟件設計之后，將MicroBlaze作為ISE工程下的一個子模塊進行調用。為了驗證程序的正確性，利用ISE調用ModelSim對其進行仿真。具體做法是在ISE工程中添加一個以MicroBlaze處理器為基礎的IP核，并編寫測試文件，為處理器的輸入信號提供激勵，輸出信號提供端口。

3 測試與驗證

兩個MAC核的仿真意義是相同的，所以針對第一個MAC核的仿真波形進行說明。mii_tx_en_0為幀使能信號，當MAC核正常工作時，有數(shù)據(jù)發(fā)送的時候該信號為1；當發(fā)送為0的時候，該信號使能為0，mii_txd_0為發(fā)送的數(shù)據(jù)。當有接收信號進入MAC核時，mii_rx_dv_0為高電平，對應的數(shù)據(jù)為接收的數(shù)據(jù)；當接收的數(shù)據(jù)發(fā)生錯誤時，mii_rx_er_0會出現(xiàn)高電平，如果接收到的數(shù)據(jù)沒有發(fā)生錯誤，那么該信號為低電平。

在接收端，判斷接收數(shù)據(jù)的CRC計算結果是否為0，如果為1，則表明接收過程中有CRC校驗錯誤。CRC 校驗模塊的仿真結果如圖11所示。由圖11可以看出，對接收到的數(shù)據(jù)以及發(fā)送過來的這些數(shù)據(jù)的CRC 校驗值（d19167bc）一起計算，計算出來的校驗值為0，證明接收的數(shù)據(jù)沒有問題。

規(guī)整模塊的仿真數(shù)據(jù)如圖12所示。此處接收到的數(shù)據(jù)位1，2，3，4，…是不等間隔的，通過規(guī)整之后輸出的數(shù)據(jù)1，2，3，4是等間隔的，這個模塊的初始輸出數(shù)據(jù)是錯誤的，所以會重復輸出第一幀的數(shù)據(jù)，后面將輸出正確的數(shù)據(jù)。

主機要發(fā)送數(shù)據(jù)時，首先給MAC的發(fā)送緩存中發(fā)送數(shù)據(jù)。發(fā)送緩存接收到的數(shù)據(jù)與設定值相符時，開始進行長度檢測，檢測完成后，數(shù)據(jù)發(fā)送模塊開始進行幀間隔計時。根據(jù)幀計數(shù)器的值開始發(fā)送幀的前導碼、幀起始定界符，將4位數(shù)據(jù)發(fā)送給MII接口，最后把數(shù)據(jù)從物理層發(fā)送到網(wǎng)絡介質上。發(fā)送模塊的仿真結果如圖13所示。

此處仿真波形的信號i_start_or_not為高電平時，AFDX 發(fā)送模塊開始工作，i_data為需要發(fā)送的數(shù)據(jù)，i_data_number為需要發(fā)送數(shù)據(jù)的個數(shù)，i_aim_address 為發(fā)送信號的目標地址，i_orig_address為發(fā)送的源地址，i_head_ip為發(fā)送信號的IP頭，i_head_udp為發(fā)送信號。當發(fā)送開始時，系統(tǒng)首先檢測需要發(fā)送的數(shù)據(jù)長度，如果數(shù)據(jù)長度大于64，則開始發(fā)送，如果發(fā)送數(shù)據(jù)長度小于64，那么進行填充，補充到64為止。通過AFDX發(fā)送模塊，得到發(fā)送的幀數(shù)據(jù)o_AFDX_data以及幀信號對應的幀使能信號o_afdx_frame，完成了數(shù)據(jù)的正常發(fā)送。

接收模塊的仿真結果如圖14所示。當外部數(shù)據(jù)通過PHY解碼后進入MAC核，接收端開始進入接收狀態(tài)機，首先檢測前導碼和幀起始界定符。如果檢測正確，那么系統(tǒng)進入下一個狀態(tài)。從圖14的仿真結果可以看出，當檢測完前導碼和幀起始界定符時，current_state將進入下一個狀態(tài)。然后開始接收數(shù)據(jù)，o_data就為接收到的數(shù)據(jù)。

4 結 論

本文在對航空全雙工以太網(wǎng)（AFDX）協(xié)議深入研究的基礎上，介紹了一種通用信號處理平臺中的一塊AFDX接口板卡，該板卡扣在相應的XMC載卡上應用于CPCI系統(tǒng)中。該板卡XMC傳輸速率為3.125 Gb/s，可高速傳輸RapidIO協(xié)議數(shù)據(jù)，兼容32 b PCI接口和LINK口協(xié)議。由于該板卡支持多種接口模式的背板，為各種高速板卡之間的互聯(lián)提供了平臺。

基于AFDX接口板卡，采用FPGA設計了一種AFDX端系統(tǒng)接口功能的實現(xiàn)方法，該方法基于FPGA的硬件設計和基于MicroBlaze的嵌入式軟件設計，采用FPGA和PHY芯片實現(xiàn)End System端的AFDX接口，完成傳輸層（UDP）、網(wǎng)絡層（IP）、鏈路層（Virtual Link）及物理層（PHY）四層協(xié)議數(shù)據(jù)傳輸，使得該接口具備實時、可靠傳輸AFDX 數(shù)據(jù)的能力。由于該網(wǎng)絡協(xié)議比較復雜，開發(fā)設計具有一定難度。本文的設計基本實現(xiàn)了AFDX端系統(tǒng)的接口發(fā)送和接收功能，基本達到了預期目標。AFDX端系統(tǒng)作為AFDX網(wǎng)絡協(xié)議的重要組成部分，為航空電子系統(tǒng)提供了安全可靠的數(shù)據(jù)交換服務接口，今后必會得到更加廣泛的應用。

參考文獻

[1] 李亮.淺談航空電子全雙工交換式以太網(wǎng)：AFDX[J].飛機工程，2006（3）：48?50.

[2] 沈磊.航空全雙工以太網(wǎng)（AFDX）交換機關鍵技術研究與實現(xiàn)[D].西安：西安電子科技大學，2009.

[3] 林琳.基于FPGA的雷達信號處理板設計與實現(xiàn)[J].現(xiàn)代電子技術，2014，37（11）：51?56.

[4] PCI Industrial Computer Manufacturers Group. Compact PCI specification： PICMG 2.0 revision 3.0 [R]. US： PCI Industrial Computer Manufacturers Group， 1999.

[5] ARINC. ARINC 664 part 7 specification： aircraft data network part 7 avionics full duplex switched Ethernet （AFDX） network [R]. US： ARINC， 2004.

[6] 田耘，徐文波.Xilinx FPGA開發(fā)實用教程[M].北京：清華大學出版社，2008.

[7] 夏宇聞.Verilog 數(shù)字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社，2004.