衛(wèi)星鏈路QPSK解調(diào)優(yōu)化設(shè)計與實現(xiàn)* 1

彭　勃，白　園，耿　亮

(中國電子科技集團公司第三十研究所，四川 成都 610041)

?

衛(wèi)星鏈路QPSK解調(diào)優(yōu)化設(shè)計與實現(xiàn)* 1

彭勃，白園，耿亮

(中國電子科技集團公司第三十研究所，四川 成都 610041)

摘要：對QPSK調(diào)制信號在衛(wèi)星系統(tǒng)中的重要應(yīng)用進行了深入研究，指出了目前衛(wèi)星領(lǐng)域數(shù)字解調(diào)面臨的困難和不足，分析了傳統(tǒng)數(shù)字解調(diào)設(shè)計方案，為了提升衛(wèi)星鏈路寬帶信號數(shù)字解調(diào)的工程實現(xiàn)能力，在傳統(tǒng)方案基礎(chǔ)上給出了優(yōu)化設(shè)計方案。首先對優(yōu)化后的數(shù)字科斯塔斯環(huán)及匹配濾波單元進行了仿真驗證，然后通過FPGA工程實現(xiàn)比較了傳統(tǒng)數(shù)字解調(diào)設(shè)計與優(yōu)化后的設(shè)計方案硬件資源使用情況，最后以優(yōu)化設(shè)計方案為模型進行實現(xiàn)并與理論解調(diào)性能進行誤碼率仿真對比，驗證了QPSK解調(diào)優(yōu)化設(shè)計方案的有效性。

關(guān)鍵詞：QPSK 解調(diào) 科斯塔斯環(huán) 匹配濾波 衛(wèi)星鏈路

0引言

1965年，隨著“晨鳥”的成功發(fā)射，衛(wèi)星通信正式進入人類社會，它以通信距離遠(yuǎn)、覆蓋面積大、方式靈活多樣、傳輸質(zhì)量高以及不受地理環(huán)境限制等特點成為目前通信領(lǐng)域中最重要、最引人注目的通信方式之一[1]。目前已經(jīng)進入實用的典型系統(tǒng)有銥(Iridium)系統(tǒng)、全球星(Globalstar)奧德賽(Odyssey)系統(tǒng)和ICO系統(tǒng)。目前，四個系統(tǒng)基本都采用PSK類調(diào)制方式，其優(yōu)點是誤碼性能好、頻譜利用率高，比較適合頻率間隔密集的個人通信[2]。到20世紀(jì)80年代中期以后，四相相移鍵控(QPSK,QuadraturePhaseShiftKeying)技術(shù)廣泛應(yīng)用于數(shù)字微波通信系統(tǒng)、寬帶接入數(shù)字衛(wèi)星通信系統(tǒng)、移動通信及有線電視系統(tǒng)中[3]。在衛(wèi)星數(shù)字電視傳輸中，普遍采用的QPSK調(diào)制器是目前衛(wèi)星數(shù)字電視傳輸中對衛(wèi)星功率、傳輸效率、抗干擾性以及天線尺寸等多種因素綜合考慮的最佳選擇。由于衛(wèi)星鏈路的傳輸速率高，一般幾兆到幾十兆波特率，傳統(tǒng)的解調(diào)設(shè)計思路需要采用大量的數(shù)字化單元實現(xiàn)，如濾波器(FIR)、數(shù)字乘法器和數(shù)控振蕩器(NCO)等。而目前數(shù)字化器件運算資源和速度有限，比如，可編程邏輯(FPGA)，數(shù)字信號處理器(DSP)，為了能夠提高現(xiàn)有硬件資源的處理能力，有必要研究優(yōu)化的數(shù)字化解調(diào)設(shè)計方案。

1傳統(tǒng)的衛(wèi)星鏈路QPSK數(shù)字解調(diào)設(shè)計

傳統(tǒng)的衛(wèi)星鏈路數(shù)字解調(diào)組成框圖如圖1所示。QPSK解調(diào)主要包括數(shù)字下變頻、匹配濾波器、載波同步、位同步、判決輸出[4]。

圖1　傳統(tǒng)數(shù)字解調(diào)設(shè)計框

其中數(shù)字下變頻、匹配濾波和載波同步，為信號信道化處理的前級，處于較高采樣率下的信號數(shù)值計算，也是整個解調(diào)處理過程中消耗資源最多、運算量最大的單元，對它們進行優(yōu)化設(shè)計，可較大的降低運算量，減少硬件資源的使用。這些信號處理單元的原理如下。

1.1數(shù)字下變頻

數(shù)字下變頻(DDC)是將數(shù)字化的中頻信號搬移至基帶，得到正交的I、Q兩路數(shù)據(jù)。數(shù)字下變頻由數(shù)控振蕩器(NCO)、混頻器(乘法器)、低通濾波器(LPF)三部分構(gòu)成。

設(shè)輸入QPSK信號為:

S(k)=dI(k)cos(ωck)-dQ(k)sin(ωck)

(1)

式中,dI(k)和dQ(k)為同相和正交信道的符號，ωc為載波頻率。設(shè)本地的數(shù)控振蕩器產(chǎn)生的載波信號為cos(ωck+φ)和sin(ωck+φ)，其中φ為輸入調(diào)制信號載波和本地產(chǎn)生的載波的相位差。

通過低通濾波器濾除了高頻分量后I路信號為:

(2)

同理得到Q路的信號為:

(3)

數(shù)字下變頻實現(xiàn)的原理框圖如圖2所示[5]。

圖2　數(shù)字下變頻原理框

1.2匹配濾波

設(shè)匹配濾波器的輸入信號s(t)，其傅里葉變換為S(ω)，則匹配濾波器的傳輸特性為[6]:

H(ω)=KS*(ω)e-jωt0

(4)

式中,S*(ω)為S(ω),復(fù)共軛，K為常數(shù)。

匹配濾波器的輸出信號為:

KR(t-t0)

(5)

式中，R(t)為輸入信號s(t)的自相關(guān)函數(shù)。匹配濾波器的輸出波形是輸入信號s(t)的自相關(guān)函數(shù)的K倍。其作用主要有兩個，其一是濾除帶外噪聲，其二是與發(fā)送端成型濾波器構(gòu)成最佳基帶傳輸系統(tǒng)，使得接收端無碼間串?dāng)_，輸出信噪比最大。

1.3載波同步

數(shù)字通信中相移鍵控信號不含有載頻的分量，需要設(shè)計特殊的鎖相環(huán)路，實現(xiàn)載波相位誤差的提取，從而完成相位同步的功能。抑制載波QPSK解調(diào)系統(tǒng)中可使用平方環(huán)、同相正交環(huán)和判決反饋環(huán)。數(shù)字科斯塔斯環(huán)(同相正交環(huán))是目前數(shù)字接收機載波相位提取最常用的方法，如圖3所示[7]。

圖3　數(shù)字科斯塔斯環(huán)原理框

設(shè)輸入QPSK信號為:

s(t)=I(t)cosωct-Q(t)sinωct

(6)

設(shè)NCO產(chǎn)生的本地載波為:

uNCO=sin(ωct+φ)

(7)

經(jīng)混頻、低通濾波后得到:

u1=I(t)sinφ-Q(t)cosφ

(8)

u2=I(t)cosφ-Q(t)sinφ

(9)

鑒相結(jié)果為:

(10)

(11)

式中，Kd=A4為鑒相增益。由式(11)中可見鑒相結(jié)果ud可以反映相位φ的變化情況。通過以上理論分析數(shù)字科斯塔斯環(huán)可實現(xiàn)載波相位誤差的提取，從而完成載波同步。

2衛(wèi)星鏈路QPSK數(shù)字解調(diào)優(yōu)化設(shè)計方案

如果采用上述傳統(tǒng)的QPSK解調(diào)設(shè)計方案，需要采用大量的數(shù)字化單元實現(xiàn)，如濾波器(FIR)、數(shù)字乘法器、數(shù)字加減法器和數(shù)控振蕩器(NCO)等不利于工程實現(xiàn)，根據(jù)傳統(tǒng)的設(shè)計方案，提出一種優(yōu)化的設(shè)計方案如圖4所示。

圖4　優(yōu)化后解調(diào)設(shè)計方案

該方案是將數(shù)字下變頻和匹配濾波器合并，進行優(yōu)化處理，將數(shù)字下變頻之后的輸出I、Q兩路數(shù)據(jù)構(gòu)造成解析函數(shù)(即復(fù)數(shù))參與后續(xù)的信號處理運算，同時對傳統(tǒng)的載波同步單元的結(jié)構(gòu)進行優(yōu)化，優(yōu)化后的設(shè)計可以減少運算量、節(jié)約硬件資源，提升QPSK數(shù)字解調(diào)的能力。

2.1優(yōu)化后數(shù)字下變頻設(shè)計方法

根據(jù)之前的理論分析，匹配濾波器的輸出波形是輸入信號s(t)自相關(guān)函數(shù)的K倍，其主要作用是濾除帶外噪聲以及與發(fā)送端成型濾波器構(gòu)成最佳基帶傳輸系統(tǒng)。根據(jù)此理論在進行數(shù)字下變頻設(shè)計時，可以將最后一級抽取濾波器按照發(fā)送端成型濾波器的通帶和阻帶設(shè)計濾波器因子，采用FIR濾波器結(jié)構(gòu)保證傳輸系統(tǒng)的線性，去掉傳統(tǒng)的匹配濾波器。這樣設(shè)計既可以保證數(shù)字下變頻抽取之后的信號無混疊失真，又可以保證信號的帶內(nèi)信噪比，減少了硬件計算資源的使用。

2.2優(yōu)化后數(shù)字科斯塔斯環(huán)設(shè)計方法

根據(jù)之前的理論分析，傳統(tǒng)的數(shù)字科斯塔斯環(huán)(如圖3所示)是一種同相正交環(huán)，其數(shù)值計算中要使用正交混頻單元、低通濾波器單元、乘法器單元、累加器單元等。其計算量非常龐大，對工程實現(xiàn)帶來了很多不利，為此，提出一種優(yōu)化的數(shù)字科斯塔斯環(huán)結(jié)構(gòu)，如圖5所示。

圖5　優(yōu)化后數(shù)字科斯塔斯環(huán)框

該方案首先將數(shù)字下變頻之后的I、Q兩路數(shù)據(jù)構(gòu)造解析信號s(t)，然后將NCO輸出的本地正交載波也構(gòu)造解析信號，與輸入信號s(t)實現(xiàn)復(fù)數(shù)相乘，之后分別取實部數(shù)據(jù)和虛部數(shù)據(jù)進行后續(xù)的鎖相環(huán)路運算。同時對鑒頻算法進行了進一步的優(yōu)化，將傳統(tǒng)的鑒頻模塊中的乘法運算改為符號判決和異或運算。這種方案通過構(gòu)造解析信號的方式進行計算省去了混頻之后I、Q兩路數(shù)據(jù)的低通濾波器，并且對鑒頻算法進行了優(yōu)化，減少了乘法器的使用。因此，優(yōu)化后的科斯塔斯環(huán)路不僅減少了計算量，還更有利于工程的實現(xiàn)。

3基于優(yōu)化設(shè)計方案驗證情況

3.1實際工程應(yīng)用

實際項目研發(fā)中需要對某衛(wèi)星的下行鏈路信號進行解調(diào)處理，具體參數(shù)如下：載頻為Ku頻段；傳輸速率為6.18M波特率；調(diào)制帶寬為7.725MHz；調(diào)制方式為QPSK四相絕對調(diào)制；采用了格雷差分編碼方式傳輸。

解調(diào)方案為：采用可編程邏輯器(FPGA)為數(shù)字化處理的實現(xiàn)平臺，型號為XC5VSX95T-1FFG1136I。首先通過前端天線和射頻接收機將信號變頻到70MHz中頻、8MHz帶寬模擬信號，采用154.5MHz采樣率對中頻信號進行ADC量化，之后進行數(shù)字下變頻5倍抽取到30.9MHz采樣率，最后進行載波同步、位同步以及判決輸出，采用優(yōu)化后的數(shù)字解調(diào)方案進行工程實現(xiàn)。優(yōu)化后數(shù)字科斯塔斯環(huán)以及合并去掉匹配濾波器后解調(diào)的驗證情況如下。

3.2數(shù)字科斯塔斯環(huán)優(yōu)化后驗證情況

采用ModelSim仿真軟件對通過FPGA實現(xiàn)的數(shù)字科斯塔斯環(huán)跟蹤情況進行仿真，結(jié)果如圖6所示。從圖中可以看出，前0.15ms之前，鎖頻環(huán)起主要作用，在很短的時間內(nèi)將輸入信號的頻偏降低到鎖相環(huán)的工作頻率范圍內(nèi)。0.15ms之后啟動鎖相環(huán)，再經(jīng)過0.1ms后鎖相環(huán)路收斂，處于穩(wěn)定狀態(tài)，從而完成解調(diào)載波頻率和相位的同步。從仿真結(jié)果看，優(yōu)化后的數(shù)字科斯塔斯環(huán)表現(xiàn)出了良好的載波頻率和相位跟蹤性能。

圖6　優(yōu)化后數(shù)字科斯塔斯環(huán)仿真

3.3匹配濾波器優(yōu)化后驗證情況

根據(jù)上述理論，匹配濾波主要是濾除帶外噪聲以及與發(fā)送端成型濾波器構(gòu)成最佳基帶傳輸系統(tǒng)提高解調(diào)性能。采用ModelSim仿真軟件對通過FPGA實現(xiàn)的優(yōu)化后解調(diào)算法進行仿真，結(jié)果如圖7所示。從圖中可以看出，解調(diào)器輸出基帶波形沒有出現(xiàn)混疊失真和畸變，與調(diào)制的I、Q兩路基帶數(shù)據(jù)完全匹配，解調(diào)并沒有受到影響。

圖7　優(yōu)化后基帶波形對比

3.4優(yōu)化前后硬件資源使用情況

項目組對比了傳統(tǒng)方案和優(yōu)化方案工程實現(xiàn)中二者使用FPGA硬件資源情況，如表1所示。通過表1可以看到優(yōu)化后的方案數(shù)字解調(diào)處理整體可減少10%以上的資源，對BlockRAM可減少使用9%，對乘法器的使用可減少20%硬件資源。該方案較大的減少了運算量，提高了FPGA硬件資源的利用率。

3.5優(yōu)化后解調(diào)性能仿真

項目組對采用優(yōu)化設(shè)計方案的QPSK數(shù)字解調(diào)算法進行了性能仿真。仿真條件如下：采用高斯白噪聲為傳輸信道模型；采用比特信噪比(Eb/N0)和誤碼率(BER)為統(tǒng)計量；采用1 000次MonteCarlo統(tǒng)計，結(jié)果如圖8所示。通過仿真曲線可以看到，與QPSK理論解調(diào)性能相比，采用優(yōu)化設(shè)計方案實現(xiàn)后的解調(diào)性能略有降低，在衛(wèi)星鏈路通常要求誤碼率小于10-6情況下，該方案相比理論值降低不到2dB，性能沒受過多影響，滿足工程實現(xiàn)需要。

4結(jié)語

由于目前衛(wèi)星鏈路通信帶寬的需求在不斷擴展，而硬件資源和處理速度的發(fā)展并沒有完全跟上，實際解調(diào)實現(xiàn)中對計算的優(yōu)化是工程人員需要不斷努力的方向。本文分析了傳統(tǒng)的QPSK數(shù)字解調(diào)設(shè)計方案，給出了基于傳統(tǒng)方案的優(yōu)化設(shè)計，在實際工程應(yīng)用中對比了兩種設(shè)計方案使用FPGA硬件資源情況，并對優(yōu)化后方案進行了仿真驗證，得出該方案可在不影響性能的情況下，減少FPGA硬件資源的使用，提高QPSK數(shù)字解調(diào)的能力，對衛(wèi)星鏈路的數(shù)字解調(diào)應(yīng)用有指導(dǎo)意義。同時，該優(yōu)化設(shè)計方案并不局限于QPSK類型信號的解調(diào)應(yīng)用，可推廣到使用數(shù)字鎖相環(huán)和基于正交信號解調(diào)的系統(tǒng)中。

參考文獻：

[1]陳振國.衛(wèi)星通信系統(tǒng)與技術(shù)[M].北京：北京郵電大學(xué)出版社，2003：56-57.

CHENZhen-guo.SatelliteCommunicationSystemandTechnology[M].Beijing：BeijingUniversityofPostsandTelecommunicationsPress，2003：56-57.

[2]AndreaGoldsmith(著).無線通信[M]. 楊鴻文，李衛(wèi)東，郭文斌譯.北京：人民郵電出版社，2007：116-117.

AndreaGoldsmith(work).YANGHong-wen,LIWei-dong,GUOWen-bin(translation).WirelessCommunication[M].Beijing：People′sPostsandTelecommunicationsPress，2007：116-117.

[3]伍萍.優(yōu)化衛(wèi)星通信技術(shù)研究[J].通信技術(shù)，2010，43(06)：51-53.

WUPing.ResearchonTechnologyofOptimizingSatelliteCommunications[J].CommunicationsTechnology，2010，43(06)：51-53.

[4]黃紅兵，曹敦，吳志敏.軟件無線電中的數(shù)字化快速解調(diào)算法[J].通信技術(shù)，2007，40(11)：168-170.HUANGHong-bing，CAODun，WUZhi-min.AlgorithmforFastDigitalDemodulationinSoftwareRadioSystems[J].CommunicationsTechnology，2007，40(11)：168-170.

[5]隋得良.QPSK全數(shù)字解調(diào)器的設(shè)計與FPGA實現(xiàn)[D].南京：南京理工大學(xué)，2010.

SUIDe-liang.DesignandFPGARealizationofAll-DigitalQPSKDemodulator[D].Nanjing：NanjingUniversityofScienceandTechnology，2010.

[6]樊昌信，張甫詡，徐炳祥.通信原理[M].北京：國防工業(yè)出版社，2005：260-262.

FANChang-xin，ZHANGFu-xu，XUBing-xiang.CommunicationPrinciple[M].Beijing：NationalDefenceIndustryPress，2005：260-262.

[7]孫宏偉.高速全數(shù)字QPSK解調(diào)器的低碼速率適應(yīng)性設(shè)計與實現(xiàn)[D].北京：清華大學(xué)，2009.

SUNHong-wei.DesignandApplicationAgreewithLow-RateDataofHigh-SpeedAll-DigitalQPSKDemodulator[D].Beijing：TsinghuaUniversity，2009.

OptimalDesignandImplementationofQPSKDemodulationinSatelliteLink

PENGBo，BAIYuan，GENGLiang

(No.30InstituteofCETC，ChengduSichuan610041，China)

Abstract：The paper describes the in-depth research on important application of QPSK modulation in satellite system, and points out the difficulties and insufficiency faced in the field of satellite digital demodulation, and discusses the traditional design of digital demodulation scheme, for the purpose to improve the project implementation capability of broadband digital signal demodulation of satellite link, and based on the optimized design is proposed. Firstly, the simulation and verification are done on the optimized match- filter and costas loop. Then according to the FPGA project implementation, the comparisons are done on the hardware resource utilizations of the traditional digital demodulation scheme and the optimized design scheme. Finally, with optimized design as the model, simulation and comparison are done on demodulation performance of actual engineering implementation and theoretical demodulation, and these indicate the effectiveness and practicability of the optimal design of QPSK demodulation.

Key words：QPSK demodulation; costas loop; match filter; satellite link

doi:10.3969/j.issn.1002-0802.2016.05.024

* 收稿日期：2015-12-16；修回日期：2016-03-29Received date:2015-12-16；Revised date：2016-03-29

中圖分類號：TN918

文獻標(biāo)志碼：A

文章編號：1002-0802(2016)05-0639-05

作者簡介：

彭勃(1977—)，男，碩士，高級工程師，主要研究方向為軟件無線電、數(shù)字信號處理、網(wǎng)絡(luò)對抗技術(shù);

白園(1987—)，女，碩士，工程師，主要研究方向為軟件無線電、網(wǎng)絡(luò)對抗研究;

耿亮(1985—)，男，碩士，工程師，主要研究方向為信號處理。