邊界掃描測試技術綜述

北方工業(yè)大學微電子學系 張繼偉 楊 兵

?

邊界掃描測試技術綜述

北方工業(yè)大學微電子學系 張繼偉 楊 兵

【摘要】隨著集成電路的快速發(fā)展，使得測試面臨的問題也越來越多，在眾多的測試技術中邊界掃描測試越來越多的受到人們的關注。本文總結性的從邊界掃描技術的研究現(xiàn)狀，現(xiàn)如今已經取得的部分研究成果，以及邊界掃描技術所面臨的問題三方面進行介紹并總結，并對邊界掃描技術的發(fā)展做出展望，提出一種延時故障測試的方法。

【關鍵詞】集成電路；邊界掃描；展望

引言

隨著大規(guī)模集成電路的發(fā)展和演變，其芯片的集成度、復雜度都在不斷的提高，芯片尺寸也在不斷減少，想要完成一個電路的測試所需要的人力物力和時間也變得非常巨大，并且對測試的需求也變得越來越高，一般簡單的傳統(tǒng)測試方法和技術已經不能夠完全滿足現(xiàn)如今的測試需要。所以為了節(jié)省測試時間和測試成本，一方面是采用先進的測試方法，另一方面就是提高設計本身的可測試性。集成電路可測試性設計需求是電路板級到系統(tǒng)級設計和研發(fā)的重要環(huán)節(jié)，它是通過在芯片的原始設計環(huán)節(jié)中插入一部分可測試性硬件邏輯使得芯片變得更加容易測試?？蓽y性設計主要為了改善并提高測試中的三個方面，依次為：可控性，可觀察性和可測性。隨著集成電路可測性設計技術的發(fā)展和演變，現(xiàn)如今已經有三種測試方法成為了主流：掃描路徑法、內建自測試（Built-InSelf-Test，BIST）和邊界掃描（boundary scan，BS）技術。

集成電路邊界掃描技術是應用在元器件上的設計方法，其主要方法是在被測器件輸入端和輸出端連接一個串行的邊界掃描單元模塊，在邊界掃描模塊上加載一個或多個測試數(shù)據(jù)輸入管腳與數(shù)據(jù)輸出管腳，在他們之間組成一個測試掃描通道。當集成電路處于正常的操作模式下，輸入信號與輸出信號能夠從正常的輸入端到輸出端；當其進入掃描模式時，測試激勵就可以從每一個掃描單元輸入端輸入，相對應的測試響應就可以在每一個掃描單元的輸出端捕獲并移出［1］。

邊界掃描測試技術不僅可以大幅降低測試所帶來的成本，還可以顯著提高產品質量和可靠性。當IEEE一經提出此標準就受到了電子行業(yè)和各大廠商的廣泛關注。

1.邊界掃描測試的研究現(xiàn)狀

聯(lián)合測試行動小組（JTAG）于1988年時提出了對數(shù)字電路測試的邊界掃描測試標準。1990年初，IEEE宣布了這一行業(yè)標準1149.1“測試訪問端口及邊界掃描設計”。后來在不斷的完善和規(guī)范過程中，先后發(fā)展出IEEE1149.4、IEEE1149.5、IEEE1149.6、IEEE1149.7和IEEE1500等行業(yè)標準，這些行業(yè)標準在基本上都是邊界掃描測試技術的擴展和延伸［3］。

1.1IEEE Std 1149.1

IEEE1149.1邊界掃描（見圖1）標準規(guī)定的其主要結構由五部分組成：旁路寄存器、指令寄存器、邊界掃描寄存器、可選的用戶指令寄存器、測試讀取端口（TAP）五個主要部分組成［2］。其中測試讀取端口（TAP）由測試輸入端口（TDI）、測試輸出端口（TDO）、測試模式選擇端口（TMS）、測試時鐘端口（TCK）四個主要部分組成。

IEEE 1149.1作為行業(yè)的第一個標準出現(xiàn)對于邊界掃描技術的發(fā)展做出了卓越的貢獻，這個標準讓大家認識到測試在系統(tǒng)的應用和發(fā)展中的地位越來越重要，良好的測試方法能夠減少后期篩選的時間和精力，作為第一個標準雖然只能夠應用于純數(shù)字電路中，但是為后期的標準延伸打下了基礎。

圖1　IEEE 1149.1邊界掃描結構［4］

1.2IEEE Std 1149.4

IEEE 1149.1主要是可以解決數(shù)字電路和數(shù)模混合電路中數(shù)字部分可測性問題，但當時還不能測試包含數(shù)?；旌闲盘柕碾娐?。電氣和電子工程師協(xié)會于1999年提出全新的IEEE1149.4邊界掃描技術標準協(xié)議，致力于測試模擬電路與含有混合電路信號的互聯(lián)測試、參數(shù)測試和內測試［5］。

此標準是IEEE 1149.1邊界掃描測試標準的一個延伸和擴展，其在構造和原理上與IEEE1149.1標準相似，也是由測試讀取端口（TAP），指令寄存器，邊界掃描寄存器（DBM、ABM、TBIC）組成，但是相比較多了對模擬部分測試的模塊：TBIC開關矩陣、旁路寄存器、ABM開關矩陣以及控制電路這四個模塊［6］。測試端口擴展有4個到6個端口（TAP和ATAP）：測試數(shù)字數(shù)據(jù)輸入端口、測試數(shù)字數(shù)據(jù)輸出端口、測試方式選擇端口（TMS）、測試時鐘、模擬激勵輸入端口（AT1）和模擬響應輸出端口（AT2）組成。

圖2　IEEE 1149.4邊界掃描結構［7］

IEEE1149.4的一經提出就受到了廣泛的關注，雖然還不能完全檢測出模擬和數(shù)字混合信號中的問題，但是這對集成電路的發(fā)展已經有了質的突破，模擬電路中數(shù)字部分的可測性得到了實現(xiàn)，填充了模擬電路檢測的歷史的空白，讓超大規(guī)模集成電路研發(fā)與設計走上了一個新的歷史舞臺。

1.3IEEE Std 1149.5

由于IEEE1149.1邊界掃描測試標準只滿足電路板級的測試要求，不能夠滿足和響應系統(tǒng)級別的要求，所以電氣和電子工程師協(xié)會在1995再次發(fā)布一個新的標準，關于模塊測試和總線維護協(xié)議的IEEE 1149.5行業(yè)標準，其升級后的實質就是將集成電路板級的邊界掃描測試擴展并應用到了系統(tǒng)級。通過對模塊的測試和維護總線的協(xié)議可以用較少的測試費用完成對元件級、板級和系統(tǒng)級的測試維護。但是由于對系統(tǒng)級別測試的復雜性，對系統(tǒng)級故障診斷的相對困難性，所以對此標準的實際應用現(xiàn)在依然處于研究階段之中［8］。

圖3　IEEE 1149.5標準結構

雖然現(xiàn)在IEEE1149.5依然處于完善的階段，但是他的提出讓大家看到測試可以實現(xiàn)到系統(tǒng)級別，面對集成度的越來越高，元器件密度越來越大，測試的需求也跟著越來越高，IEEE 1149.5讓測試從板級提升到了系統(tǒng)級，完全符合集成電路的發(fā)展趨勢，所以將來IEEE1149.5的應用方向肯定會更加廣泛。

1.4IEEE Std 1149.6

為了進一步的提高和改善IEEE1149.1的測試能力，確?？焖俨蚀_的檢測到和診斷出系統(tǒng)或者板級上存在的互連缺陷，提高差分互聯(lián)和交流耦合信號的測試能力，電氣和電子工程師協(xié)會于2003年初發(fā)布IEEE 1149.6行業(yè)標準，此標準主要的測試對象是帶有魯棒性的芯片，該標準的信號在掃描通道中可以使用差分信號進行測試。IEEE 1149.6邊界掃描測試標準定義的測試方法同時適用在IEEE1149.1傳統(tǒng)的數(shù)字網(wǎng)絡中信號的測試和IEEE1149.4傳統(tǒng)的模擬網(wǎng)絡中信號的測試。IEEE 1149.6邊界掃描測試標準在應用上大幅提高了故障覆的蓋率，最大限度的預防了外界的干擾，增強了設備的可測量性和穩(wěn)定性，并很好的兼容了已經提出的的測試標準［9］。

圖4　支持IEEE1149.6掃描標準的控制邏輯電路

IEEE1149.6的提出的使用差動信號傳輸提升了它的抗干擾能力和更好的提高故障覆蓋率，從圖中可以看出其控制的邏輯電路相比于1149.4有了進一步的提升，所以此標準同時適用于1149.1和1149.4中提到的純數(shù)字電路中信號的測試和數(shù)?；旌想娐分械男盘枓呙铚y試，這個標準相當于給集成電路的可測性設計提供一個操作指南，此標準在測試具有交流耦合信號電路時可以更好的提高故障覆蓋率。

1.5IEEE Std 1149.7

近期提出的邊界掃描技術的標準是在2010年電氣和電子工程師協(xié)會發(fā)布的IEEEE 1149.7掃描標準，這個標準是一種全新的測試方法，它把測試端口與調試端口相結合，可以將IEEE 1149.1邊界掃描測試技術標準下的引腳數(shù)量減少一半，使得設計和研發(fā)人員可以比較容易的測試并調試包含有復雜的數(shù)?；旌想娐贰⒑卸鄠€CPU的系統(tǒng)級電路以及含有應用軟件的產品［10］。 IEEE1149.7是已經獲得廣泛推廣及普及的IEEE1149.1邊界掃描測試標準的延伸和擴展，IEEE 1149.7測試標準作為可以連接嵌入式系統(tǒng)中的新型標準用于系統(tǒng)研發(fā)過程中器件的制造測試和軟件研發(fā)的測試［11］。

圖5　IEEE 1149.7體系結構

根據(jù)IEEE1149.7的原理和表述，1149.7是對之前的IEEE1149. X的總結和延伸，現(xiàn)在越趨復雜的電路和系統(tǒng)檢測所面臨的問題越來越多，只有更新?lián)Q代測試方法才可以讓研發(fā)測試變得更加容易1149.7已經將測試管腳和調試管腳相結合，使一腳兩用，讓設計人員的工作時間大幅度減少并且提高了工作的效率。

1.6IEEE std 1500

IEEE1500標準是一個可擴展的標準架構，可實現(xiàn)測試集成在嵌入式內核和相關的電路上。它主要處理模擬電路，重點應用片上系統(tǒng)（SoC）數(shù)字化的測試。IEEE1500邊界掃描標準具有串行和并行的測試訪問機制，一組適合的測試內核、片上系統(tǒng)與電路互連的指令。此外，IEEE1500邊界掃描測試標準定義的新功能，可以把芯片隔離并保護起來。IEEE1500邊界掃描測試標準通過減少測試成本，促進測試技術發(fā)展，通過改善測試方法提升測試質量［12］。邊界掃描測試IEEE 1149.1標準和IEEE 1500標準有著不同層次的整合，IEEE1149.1測試標準技術主要應用于電路板及其組件的測試，然而IEEE1500測試標準應用在一個片上系統(tǒng)包括向芯片內部的測試。

根據(jù)目前的集成電路發(fā)展趨勢，IEEE不斷的更新并提出新的邊界掃描測試技術的標準，使其測試應用的層面越來越深入及廣泛。IEEE 1149.1測試標準雖然有一定的局限性，但是其在數(shù)字電路的領域得到廣泛的應用和發(fā)展；IEEE 1149.4測試標準使數(shù)字信號測試技術和模擬混合信號測試技術的應用上得到實現(xiàn)，并且在一些精確的參數(shù)測量和描述等方面有著重要的作用；IEEE 1149.5邊界掃描測試標準，使邊界掃描測試技術開始從芯片級、板級慢慢走向了系統(tǒng)級的測試和研發(fā)；IEEE 1149.6測試標準在高級網(wǎng)絡的測試中有著很重要的地位并廣泛應用到實際生產測試中；IEEE 1149.7測試標準目前已經可以應用在嵌入式系統(tǒng)的設計和研發(fā)中；IEEE 1500實現(xiàn)測試集成的嵌入式內核和相關電路等方面［13］。邊界掃描測試技術發(fā)展不斷的發(fā)展和創(chuàng)新，使集成電路發(fā)展的速度得到了前所未有的提高，更加催化了超大規(guī)模集成電路時代的到來。

圖6　IEEE1500架構

2.邊界掃描技術取得的成果

目前，國內與國外對于邊界掃描測試技術的研究深度與成果等已經非常廣泛，基于1149.X的成果也是層出不窮。研究比較多的兩個方面是：邊界掃描測試向量的算法研究與測試向量生成的研究以及應用邊界掃描測試原理和技術方向的研究。下文將會對三個目前研究的主要成果及其原理進行簡要的介紹。

2.1基于邊界掃描的板級測試向量自動生成

基于邊界掃描的板級測試向量自動生成中測試向量生成的主要結構由用戶界面模塊、原始文件分析模塊、數(shù)據(jù)庫和測試向量生成模塊這4部分組成。測試向量生成模塊的主要作用是生成板級測試向量，根據(jù)測試所需要的要求隨時將新生成的測試算法擴充到軟件算法庫中。

依據(jù)測試算法生成模塊中的測試向量函數(shù)，其輸入值是文件分析模塊從系統(tǒng)中獲取的互連網(wǎng)絡數(shù)N，返回得到的數(shù)值為測試向量的維數(shù)P，輸出值是對應網(wǎng)絡的測試向量矩陣V，它是一個為N×P矩陣。測試向量矩陣V每行都對應網(wǎng)絡的測試向量，每列都有相對應測試并行向量。

以改良計數(shù)序列算法為例子，來介紹板級測試向量生成的全過程。改良計數(shù)序列算法的原理是把長度為P，數(shù)值為從1～2P-2的二進制數(shù)按照遞增的順序把他們分配到N個網(wǎng)絡中去。其生成測試矩陣的流程圖如下［14］。

2.2基于邊界掃描的混合信號測試控制器的設計

基于邊界掃描混合控制器的軟件開發(fā)是使用了層次結構的設計方法，它在控制器的設計中扮演著重要角色，整個系統(tǒng)的程序包括邊界掃描測試模塊，顯示驅動模塊，測試數(shù)據(jù)存儲模塊和串行通信模塊4部分組成。

邊界掃描測試模塊是整個軟件開發(fā)的核心部分。首先，主機處理器檢查邊界掃描路徑鏈是否完整，只有掃描路徑完整才可以保證測試可以正常的進行。其次，主處理器通過控制JTAG模塊加載指令和數(shù)據(jù)，開始邊界掃描測試。第三，主機的處理器讀取響應結果，并做出分析和處理結果。經過以上的三個步驟一個邊界掃描測試才是完全完成。在邊界掃描測試模塊中使用的三個主要的子程序，他們是JTAG總線控制程序、測試激勵生成和測試響應提?。?6］。

3.邊界掃描測試的發(fā)展趨勢

隨著集成電路發(fā)展到深亞微米工藝時代和集成電路近閾值時代，邊界掃描測試技術將會面臨著越來越大的挑戰(zhàn)，提出最新的測試標準已經勢在必行。隨著時間的推移，IEEE 1149.X邊界掃描測試標準也在不斷豐富與改進，使其能夠應用的范圍也更加的廣泛，慢慢的由原來只能測試含有單一的數(shù)字電路信號發(fā)展到現(xiàn)在的數(shù)?；旌想娐罚哳l電路和近閾值電路測試等領域。加上芯片結構的越趨的越來越復雜，需要測試的數(shù)據(jù)越來越多，測試的速度，時間和功耗已經成為了重要的問題，所以應該對于低功耗，高測速的邊界掃描測試結構有更深入的研究。

檢測延時故障的測試架構，除了IEEE 1500的原始結構，還有兩個重要的組成部分。一個是TAP控制器，用于產生延遲故障測試所需的測試序列。該控制器可以自動測試延遲故障。另一種是時鐘控制器，用于切換測試時鐘和功能時鐘。測試時鐘是用于提供在移位模式下的測試模式，功能性時鐘用于發(fā)射和捕獲操作的連續(xù)脈沖?；贗EEE 1500的延遲故障測試的總體結構如圖6所示。那灰色的部分除了IEEE 1500原始結構，還包括clk_ctrl的附加結構（時鐘控制器）和tap_ctrl（TAP控制器）。

為了測試延遲故障進行的操作是通過TAP控制器的TMS信號控制。TMS信號可以決定延遲故障測試序列。當指令被設置成deltest模式，測試模式對將被傳輸?shù)絎BR和內部掃描鏈。同時，在轉移測試周期，時鐘控制器將測試時鐘轉移。在發(fā)射和捕獲周期，時鐘控制器將測試時鐘切換到功能時鐘，以提供連續(xù)脈沖。

測試應用時間和測試成本呈線性關系。根據(jù)延遲故障測試的測試序列，測試應用時間可以估計。根據(jù)相關的測試應用時間，本論文給出了一個公式。在估計測試應用時間之前，需要確定一些參數(shù)。在下表中詳細描述了參數(shù)。

參數(shù)表　描述T測試時間m WBR輸入的數(shù)量n 內部掃描鏈長度的最大數(shù)量t測試模式對的數(shù)量

測試應用時間的函數(shù)由T和M或N組成。該公式可以一分為二。在第一種情況下，2m大于N，T和這些變量之間的關系可以寫成等式。

T=｛（m+15）+［（m+5）+m+5）］*t｝（周期）

“2M”指測試模式對，CUT的初始化需要（m + 15）周期。序列的轉移刷新轉移捕獲。例如，測試應用時間為425個周期，其中m= 46和t= 425。在第二種情況下，2m小于N，和延遲故障測試的總測試時間重新寫為等式。

T=｛（n+15）+［（n+5）+（n+5）］*t｝（周期）

本文提到的在DFT中檢測延時故障的方法是基于IEEE1500邊界掃描測試標準測試架構經過改進來檢測電路中是否存在延時故障。

4.總結

本文從三個不同的方面簡單介紹并總結了邊界掃描測試技術的原理和應用，對比IEEE 1149.X邊界掃描標準的異同，總結出部分基于邊界掃描測試技術的應用和研究的成果，對邊界掃描技術的發(fā)展趨勢進行了展望，并提出一種檢測延時故障方法。隨著IEEE1149.X邊界掃描技術的不斷深入發(fā)展，測試方法也在不斷改進和更新，TAP控制器的復雜度逐漸降低，目前已經有很多廠商提供TAP測試工具和測試的相關設備，相信在不久的將來測試將會深入到研發(fā)中的每一個階段，為綜合性測試提供一個全新的平臺。

參考文獻

［1］Maunder C M，Tulloss R E.An introduction to the boundary scan standard：Ansi/ieee std 1149.1［J］.Journal of Electronic Testing，1991，2（1）：27-42.

［2］Whetsel L.An IEEE 1149.1 Based Logic/Signature Analyzer in a Chip［C］//ITC.1991：869-878.

［3］Tulloss R E.IEEE 1149 standards-Changing testing， silicon to systems［C］// Test Conference，1993.Proceedings.，International. IEEE，1993：399-408.

［4］陳新武，余本海.邊界掃描測試協(xié)議剖析——從1149.1到 1149.6［J］.計算機與數(shù)字工程，2005，33（001）：25-29.

［5］李正光，雷加.基于IEEE1149.4的測試方法研究［J］.電子工程師，2003，29（4）：10-13.

［6］Jeffrey C，Cutajar R，Prosser S，et al.The integration of on-line monitoring and reconfiguration functions using IEEE1149.4 into a safety critical automotive electronic control unit［C］//Proceedings of the conference on Design，Automation and Test in Europe-Volume 3.IEEE Computer Society，2005：153-158.

［7］蘇波.基于IEEE1149.1 IEEE1149.4標準的測試技術研究［J］.國外電子測量技術，2012，31（4）：34-37.

［8］Kim Y，Lai B，Parker K P，et al. Frequency detection-based boundaryscan testing of AC coupled nets［C］//Test Conference，2001.Proceedings. International. IEEE，2001：46-53.

［9］陳星，黃考利， 連光耀，等.從1149.1標準到1149.7標準分析邊界掃描技術的發(fā)展［J］.計算機測量與控制，2009（8）：1460-1462.

［10］Chen S，Wang M，Xu L，et al.A design of mixed-signal test controller based on boundary scan［C］//Mechanic Automation and Control Engineering （MACE），2011 Second International Conference on. IEEE，2011：940-943.

［11］Ley A W.Doing more with less-An IEEE 1149.7 embedded tutorial：Standard for reduced-pin and enhanced-functionality test access port and boundary-scan architecture［C］//Test Conference，2009.ITC 2009.International. IEEE，2009：1-10.

［12］Chen P L，Lin J W，Chang T Y.IEEE standard 1500 compatible delay test framework［J］.Very Large Scale Integration （VLSI）Systems，IEEE Transactions on，2009，17（8）：1152-1156.

［13］姜鵬，沈緒榜.基于IEEE 1149. X標準的測試技術研究［J］.微電子學與計算機，2004，21（12）.

［14］王美娟，吳寧.基于邊界掃描的板級測試向量自動生成［J］.計算機工程，2009，35（12）：279-282.

［15］郭苗苗，鄺繼順.基于TPAC和LFSR的測試向量生成方法［C］//Proceedings of 2010 International Conference on Circuit and Signal Processing & 2010 Second IITA International Joint Conference on Artificial Intelligence（Volume 2）.2010.

［16］Acevedo G O D，Ramirez-Angulo J.Built-in self-test scheme for on-chip diagnosis，compliant with the IEEE 1149.4 mixed-signal test bus standard［C］//Circuits and Systems，2002.ISCAS 2002. IEEE International Symposium on.IEEE，2002，1：I-149-I-152 vol.1.

［17］San-Um W，Tachibana M.An on-chip analog mixed-signal testing compliant with IEEE 1149.4 standard using fault signature characterization technique［C］//Electrical Engineering/Electronics， Computer， Telecommunications and Information Technology， 2009. ECTI-CON 2009. 6th International Conference on. IEEE， 2009， 1： 592-595.

［18］劉麗.時延測試故障模擬方法研究［D］.湖南大學，2010.

Boundary scan test technology were reviewed

Zhang Jiwei，Yang Bing
（Department of Microelectronics， North China University of Technology， 100144， Beijing 100144， P.R.China）

Abstract：With the rapid development of integrated circuit， make the test problems we are facing more and more， boundary scan test in numerous testing technology， more and more get the attention of people.This article summary from the research status of boundary scan technology， now has been part of the research results， and the boundary scan technology to introduce and summarize the problems facing three aspects， and make prospect for the development of boundary scan technology.

Key Words：The integrated circuit ；Boundary scan ；expectation

作者簡介：

張繼偉，研究生，主要研究方向：集成電路設計。