基于DSP和FPGA的電子偵察信號模擬器設(shè)計

高春芳

(西安電子科技大學(xué) 電子信息攻防對抗與仿真重點實驗室,陜西 西安　710071)

?

基于DSP和FPGA的電子偵察信號模擬器設(shè)計

高春芳

(西安電子科技大學(xué) 電子信息攻防對抗與仿真重點實驗室,陜西 西安710071)

摘要針對某電子偵察設(shè)備的測試評估,文中提出一種基于DSP和FPGA電子偵察信號模擬器方案。該方案采用主控計算機設(shè)置電子偵察信號參數(shù)和命令,通過USB接口將參數(shù)和命令下發(fā)到波形控制DSP單元中,通過波形控制DSP先對接收到的數(shù)據(jù)進行完全解析并進行相應(yīng)的處理,再將處理后的數(shù)據(jù)下發(fā)到基于高性能FPGA的全數(shù)字化信號波形合成器中,進而合成各種類型的電子偵察信號波形,從而實現(xiàn)了對某電子偵察設(shè)備所需電磁環(huán)境的模擬。

關(guān)鍵詞電子偵察信號模擬器;DSP;FPGA

隨著軍事戰(zhàn)場向電子戰(zhàn)方向的發(fā)展,電子偵察系統(tǒng)應(yīng)運而生。由于電磁環(huán)境越來越復(fù)雜,電子偵察裝備是否能在復(fù)雜的電磁環(huán)境下保持正常工作成為關(guān)鍵。因此,需要研制配套的電子偵察信號模擬器成為必需。模擬器是模擬仿真技術(shù)與電子偵察技術(shù)相結(jié)合的產(chǎn)物,其通過模擬的方法產(chǎn)生電子偵察系統(tǒng)所需的電磁信號環(huán)境,能真實地反映電子偵察系統(tǒng)的工作狀態(tài)和性能。采用模擬器不僅節(jié)約成本,重要的是保密性好,可在內(nèi)場或外場近距離測試。而隨著電子科學(xué)技術(shù)的發(fā)展,電子裝備變得復(fù)雜,技術(shù)水平大幅提高,相應(yīng)對配套的模擬器也就提出了更高的要求。本文結(jié)合工程實際提出了一種基于DSP和FPGA的四通道多功能電子偵察信號模擬器[1]。

1模擬器硬件設(shè)計

模擬器由主控計算機單元和信號產(chǎn)生單元組成。如圖1所示。

圖1　信號模擬器系統(tǒng)框圖

1.1主控計算機單元

主控機單元是信號模擬器的重要組成部分和控制核心,主要任務(wù)是實時控制信號產(chǎn)生器的運行狀態(tài)和模式切換;為用戶提供友好的人機交互界面,通過人機界面進行所需信號參數(shù)的配置;通過USB接口將配置參數(shù)傳送給信號產(chǎn)生單元,實現(xiàn)信號模擬器自檢、設(shè)備運行控制、設(shè)備工作狀態(tài)及參數(shù)配置等功能。

1.2信號產(chǎn)生器單元

信號產(chǎn)生器單元是信號模擬器的核心單元,該單元是由波形控制DSP模塊和波形產(chǎn)生FPGA模塊,以及其各自的外圍電路、數(shù)/模轉(zhuǎn)換電路、模擬電路等構(gòu)成。其中,該單元是以模塊DSP模塊和FPGA模塊為核心,如圖2所示。

圖2　信號產(chǎn)生單元原理圖

信號產(chǎn)生單元的工作流程是:(1)信號產(chǎn)生器上電后先進行相應(yīng)的參數(shù)配置;(2)主控計算機單元通過USB接口將脈沖信號參數(shù)和命令全部傳送到信號產(chǎn)生器單元的波形控制DSP模塊;(3)DSP模塊接收到數(shù)據(jù)后,對數(shù)據(jù)進行解析,進而完成模式選擇控制;(4)當(dāng)FPGA模塊發(fā)送的外部中斷到來時,DSP模塊將脈沖信號參數(shù)和命令發(fā)送到指定地址。(5)FPGA模塊在指定的地址單元讀取脈沖信號參數(shù),并利用其內(nèi)部波形合成模塊產(chǎn)生相應(yīng)的脈沖數(shù)字信號,并將該信號傳送給數(shù)模轉(zhuǎn)換芯片產(chǎn)生模擬信號;再對模擬信號進行濾波、衰減控制輸出。由于波形產(chǎn)生FPGA模塊包含4個相互獨立的全數(shù)字化信號產(chǎn)生通道,因此本模擬器可同時產(chǎn)生1～4部雷達的中頻信號。

2信號產(chǎn)生單元軟件設(shè)計

信號產(chǎn)生器單元軟件設(shè)計主要圍繞DSP模塊與FPGA模塊的硬件結(jié)構(gòu)展開,分為DSP軟件設(shè)計和FPGA軟件設(shè)計兩部分。DSP模塊軟件設(shè)計主要包括與主控計算機單元USB接口的數(shù)據(jù)通信,參數(shù)預(yù)處理和信號模式控制,與FPGA的數(shù)據(jù)通信等部分。FPGA模塊軟件設(shè)計主要包括脈沖信號的實時相位計算,波形合成器的設(shè)計等部分。

2.1DSP模塊軟件設(shè)計

DSP模塊是整個信號產(chǎn)生單元的核心控制模塊,主要的任務(wù)是與主控計算機單元進行通信,接收并解析脈沖信號參數(shù);對各參數(shù)進行預(yù)處理和有效位控制;根據(jù)參數(shù)命令進行信號模式控制;將對應(yīng)模式的信號參數(shù)發(fā)送給FPGA模塊。DSP與主控計算機單元的數(shù)據(jù)通信是通過USB接口完成的。

DSP模塊與FPGA模塊之間的通信是通過外部總線(EBIU)完成的[2]。DSP模塊需要為每一個脈沖信號準(zhǔn)備參數(shù)并發(fā)送,FPGA模塊通過給DSP模塊發(fā)送一個中斷來控制參數(shù)發(fā)送的時間,DSP模塊接收到外部中斷后,跳入發(fā)送子程序,將準(zhǔn)備好的參數(shù)發(fā)送給FPGA模塊。除了完成數(shù)據(jù)通信任務(wù),DSP模塊還需要完成配置時鐘芯片、配置數(shù)模轉(zhuǎn)換芯片、自檢以及模式控制等任務(wù)。

2.2FPGA模塊軟件設(shè)計

DSP與FPGA之間通過中斷來完成數(shù)據(jù)的下發(fā),FPGA模塊在指定的地址單元讀取到脈沖信號參數(shù)后,先進行數(shù)據(jù)解析,再將其存入RAM中;當(dāng)上一個脈沖信號的脈沖重復(fù)間隔時間到來時,FPGA模塊產(chǎn)生與本次傳送參數(shù)相對應(yīng)的脈沖信號;當(dāng)脈沖信號產(chǎn)生完成后,接著發(fā)送下一次中斷給DSP模塊。

3模擬器所能產(chǎn)生的基本信號波形

3.1調(diào)幅脈沖信號

調(diào)幅脈沖是使載波的振幅按照所需信號的變化規(guī)律而變化,但頻率保持不變的調(diào)制方法。其數(shù)學(xué)表達式為[3]

(1)

其中,A表示信號的振幅;rect(t/T)是矩形函數(shù);T表示脈沖寬度PW;f0表示載波頻率;用PRI表示脈沖重復(fù)周期,則信號波形如圖3所示。

圖3　條幅脈沖信號波形

3.2線性調(diào)頻信號

線性調(diào)頻信號指指載波頻率隨時間作線性改變的信號,是一種常用的雷達信號。當(dāng)載波頻率隨時間線性增加時,該信號為正斜率的線性調(diào)頻信號;反之為負斜率的線性調(diào)頻信號。其數(shù)學(xué)表達式為[4]

(2)

其中,A表示信號的幅度;rect(t/T)是矩形函數(shù);T表示脈沖寬度;f0表示載波頻率;μ=B/T表示信號的調(diào)頻頻率;B表示信號的調(diào)制帶寬;u(t)=rect(t/T)ej2πμt2表示線性調(diào)頻信號的復(fù)包絡(luò)。線性調(diào)頻信號的波形如圖4所示。

圖4　線性調(diào)頻信號的波形

3.3相位編碼信號

相位編碼信號是脈沖脈內(nèi)調(diào)制信號的一種,其中脈沖調(diào)制信號包括脈內(nèi)頻率調(diào)制和脈內(nèi)相位調(diào)制,而脈內(nèi)相位調(diào)制即相位編碼信號。相位編碼信號一般分為二相編碼和多相編碼,最常見的多相編碼是四相編碼。相位編碼的序列碼是偽隨機序列,因此也稱為偽隨機編碼信號。相位編碼信號的表達式為[4]

s(t)=u(t)ej2πf0t=a(t)ej(φ(t)+2πf0t)

(3)

其中,u(t)=a(t)ejφ(t)表示復(fù)包絡(luò);φ(t)是相位調(diào)制函數(shù);a(t)是幅度調(diào)制函數(shù)。在進行二相編碼時,φ(t)只有0或π兩種取值。常見的二相編碼序列是13為的巴克碼序列,其編碼規(guī)律如圖5所示。

圖5　13位巴克碼編碼序列

4模擬器所能產(chǎn)生的信號模型

4.1載波頻率(RF)模型

載波頻率模型工作方式有:固定載頻、載頻捷變、載頻分集、載頻編碼等[5-7]。

(1)固定載頻雷達。是指雷達發(fā)射的信號是一種載頻保持不變的脈沖序列,其模型為

RFI=RF,I=1,2,3…

(4)

其中,RF是脈沖載頻的中心頻率,是一個常數(shù)。通常雷達發(fā)射信號的載頻浮動范圍±1%的雷達稱為固定載頻雷達。

(2)頻率捷變雷達。脈間捷變和脈組捷變是頻率捷變雷達的兩種模式[3]。脈間捷變模式是雷達脈沖的載頻在一個較寬的頻段上作隨機的跳變。假設(shè)頻率捷變范圍為ΔRF,則其模型為

(5)

其中,rand(i)是[0,M-1]之間分布均勻的偽隨機整數(shù);M是總捷變點數(shù)。脈組捷變模式是指雷達脈沖載頻在一個較寬頻段上以成組的形式隨機跳變。各組內(nèi)脈沖的載頻相同,組間脈沖載頻不同,且隨機跳變。假設(shè)頻率捷變范圍為ΔRF,則其模型為

(6)

其中,rand(i)是[0,M-1]之間分布均勻的偽隨機整數(shù);M總是捷變頻點數(shù);K是分組脈沖數(shù);int(k)是取整函數(shù)。

(7)

(8)

其中,t(Δtj)表示寬度為PW/M的第j個脈沖[8-9]。

4.2脈沖重復(fù)周期(PRI)模型

脈沖重復(fù)周期(PRI)模型的典型工作樣式有:重頻固定、重頻抖動、重頻參差、重頻滑變等。

(1)重頻固定雷達。指雷達脈沖的脈沖重復(fù)周期(PRI)是一個常數(shù)則其模型為

PRII=PRI,I=1,2,3…

(9)

其中,PRI是一個確定性常數(shù)。通常雷達發(fā)射信號的脈沖重復(fù)周期的浮動范圍±1%的雷達稱為重頻固定雷達;

(2)重頻抖動雷達。指雷達發(fā)射脈沖的脈沖重復(fù)周期是在一定范圍內(nèi)隨機跳變。則其模型為

PRIi=PRI0+δT,i=1,2,3…

(10)

其中,PRI0為雷達信號脈沖重復(fù)周期的中心值;δT∈[-ΔPRI,+ΔPRI]是抖動量,且其在[-ΔPRI,+ΔPRI]內(nèi)服從均勻分布。ΔPRI/PRI的比值稱為最大抖動量,用其來表示抖動的相對大小,其典型值為±1%～±10%;

(3)重頻參差雷達。指雷達發(fā)射的脈沖具有多個脈沖重復(fù)周期,二參差、三參差是最常用的重頻參差雷達,其中 16參差雷達是參差數(shù)最多的重頻參差雷達。對于M參差雷達,其模型為[6]

PRIi=PRIk,k=mod(i,M),i=1,2,3…

(11)

其中,M為參差周期數(shù),且各脈沖重復(fù)周期是以M為周期循環(huán)變化的。重頻參差雷達的周期是所有脈沖重復(fù)周期之和;

(4)重頻滑變雷達。指雷達發(fā)射脈沖的脈沖重復(fù)周期在一定范圍內(nèi)按一定規(guī)律進行平滑的變化。ΔPRI表示變化范圍,通常ΔPRI的取值一般為中心頻率的20%～30%,則其模型為

(12)

其中,ΔT表示按照給定的滑變規(guī)律變化的脈沖重復(fù)周期的增量;PRI0為脈沖重復(fù)周期的初始值[10]。

5結(jié)束語

本文提出基于DSP和FPGA的四通道雷達信號模擬器設(shè)計方案,可針對性的設(shè)置一些典型雷達脈沖信號,實現(xiàn)對某電子偵察設(shè)備所需電磁環(huán)境的模擬。

參考文獻

[1]劉蘭坤.低雜散雷達信號模擬器的設(shè)計與實驗研究[D].秦皇島:燕山大學(xué),2007.

[2]丁鷺飛,耿富錄,陳建春.雷達原理[M].4版.北京:電子工業(yè)出版社,2009.

[3]趙國慶.雷達對抗原理[M].2版.西安:西安電子科技大學(xué)出版社,2012.

[4]楊靜.相位編碼信號的脈沖壓縮及旁瓣抑制[D].南京:南京理工大學(xué),2007.

[5]吝瑩.多通道雷達信號模擬器的設(shè)計與實現(xiàn)[D].西安:西安電子科技大學(xué),2013.

[6]江緒慶.多輻射源雷達信號環(huán)境仿真技術(shù)[D].成都:電子科技大學(xué),2006.

[7]衛(wèi)強.雷達目標(biāo)模擬器的硬件電路設(shè)計與實現(xiàn)[D].西安:西安電子科技大學(xué),2008.

[8]楊帆.多波形雷達信號產(chǎn)生器的設(shè)計與實現(xiàn)[D].成都:電子科技大學(xué),2006.

[9]彭支瑋.基于某型雷達的雷達信號模擬器的研制[D].廣州:中山大學(xué),2010.

[10]陳峰.Blackfin系列DSP原理與系統(tǒng)設(shè)計[M].2版.北京:電子工業(yè)出版社,2010.

An Electronic Reconnaissance Signal Simulator Based on DSP and FPGA

GAO Chunfang

(Key Laboratory of Electronic Information Countermeasure and Simulation Technology, Ministry of Education,Xidian University,Xi’an 710071,China)

AbstractThis paper advances a design of the electronic reconnaissance signal simulator based on DSP (BF531) and FPGA (XC5VLX30).This project adopts master control computer to set the electronic reconnaissance parameters data,then transmits the data to DSP unit which is used to control the output waveform through the USB interface.The data are processed by DSP and transmitted to the fully digital signal waveform synthesizer based on the high performance FPGA,after which various models of electronic reconnaissance signals are synthesized.

Keywordselectronic reconnaissance signal;DSP;FPGA

doi:10.16180/j.cnki.issn1007-7820.2016.05.015

收稿日期:2015-08-13

作者簡介:高春芳(1987—),女,碩士研究生。研究方向:面向電子偵察的復(fù)雜電磁信號環(huán)境模擬器。

中圖分類號TN955

文獻標(biāo)識碼A

文章編號1007-7820(2016)05-051-04