基于0.18 μm CMOS工藝的電流型模擬運(yùn)算電路

盧錦川 詹小英

摘 要： 提出了一種新的低電壓低功耗CMOS電流型模擬多功能運(yùn)算電路，該電路能夠運(yùn)行乘法器、求平方器、除法器以及不同類(lèi)型的可控增益放大器。該設(shè)計(jì)基于跨導(dǎo)線(xiàn)性原則，使用場(chǎng)效晶體管（MOSFET）且運(yùn)行在亞閾值區(qū)，其由6個(gè)相匹配的晶體管組成，并形成兩個(gè)重疊的跨導(dǎo)線(xiàn)性回路，電路設(shè)計(jì)采用0.18 μm CMOS技術(shù)，使用±0.6 V低壓直流電源供電。通過(guò)Tanner TSpice軟件進(jìn)行了仿真驗(yàn)證，仿真結(jié)果表明，當(dāng)將其配置為一個(gè)放大器時(shí)，-3 dB頻率約為1.5 MHz，線(xiàn)性誤差為0.63%，總諧波失真為0.08%，最大功耗為1.16 μW。

關(guān)鍵詞： 模擬運(yùn)算電路； 電流型電路； CMOS； 亞閾值

中圖分類(lèi)號(hào)： TN43?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）05?0135?05

0 引 言

隨著CMOS技術(shù)的進(jìn)步，低功率和低電壓電流型模擬計(jì)算電路已經(jīng)成為研究熱點(diǎn)。與電壓型電路相比較，使用電流型電路，許多功能的設(shè)計(jì)上所需組件更少。如今，在電池供電的應(yīng)用中，低電壓和超低功率的模擬電路開(kāi)始變?yōu)楸仨氃O(shè)備。在亞閾值區(qū)運(yùn)作的CMOS電路可以用來(lái)實(shí)現(xiàn)低電壓和低功耗的電路。

乘法和除法是重要的模擬信號(hào)處理功能[1]。目前已經(jīng)有很多方法可以用來(lái)設(shè)計(jì)運(yùn)算電路。文獻(xiàn)[2]提出了一種基于OTA的乘法器/除法器，與晶體管級(jí)別的方法相比，此方法消耗的功率更高。文獻(xiàn)[3]提出使用了切換電流的技術(shù)，這種方法存在由于切換引起的噪聲。文獻(xiàn)[4?5]中， 飽和區(qū)域的MOSFETs被用來(lái)設(shè)計(jì)一些運(yùn)算電路。文獻(xiàn)[6]使用浮柵MOS晶體管執(zhí)行四象限乘法器。在飽和區(qū)域使用MOSFET的電路消耗的功率更高。文獻(xiàn)[7?8]提出了在亞閾值區(qū)使用MOSFET的電壓型乘數(shù)器。然而這些電路的動(dòng)態(tài)范圍是有限的。有文獻(xiàn)利用漏極電流和柵電壓到體電壓之間的關(guān)系來(lái)實(shí)施乘法器，這種方法存在著與體效應(yīng)相關(guān)的誤差。文獻(xiàn)[9]利用對(duì)數(shù)和指數(shù)電路的一個(gè)近似值來(lái)實(shí)現(xiàn)分?jǐn)?shù)冪函數(shù)。一個(gè)非常有新意的方法是文獻(xiàn)[10]中提及的方法：基于跨導(dǎo)線(xiàn)性的原則，使用MOSFET運(yùn)行在亞閾值區(qū)。這種方法非常引人注目，因?yàn)榭鐚?dǎo)線(xiàn)性回路一旦形成，乘法和除法過(guò)程就會(huì)固化。

本文提出了一種基于跨導(dǎo)線(xiàn)性的新型電流型電路模擬運(yùn)算電路，使用CMOS晶體管運(yùn)行在亞閾值區(qū)，并可以實(shí)現(xiàn)5種運(yùn)算功能，分別是乘法器、除法器、可控的電流增益放大器、電流型差分放大器以及差分輸入單輸出的電流放大器。仿真結(jié)果驗(yàn)證了提出電路作為放大器時(shí)的可行性和低功耗性。

3 不匹配分析

使用統(tǒng)計(jì)模型進(jìn)行蒙特卡羅分析，查看如果晶體管的各項(xiàng)參數(shù)之間存在一些不匹配性，提出的電路表現(xiàn)如何。蒙特卡羅分析運(yùn)行20次迭代產(chǎn)生乘法器的直流傳輸曲線(xiàn)如圖13所示。從此圖可以明顯看到不匹配造成的誤差（基于過(guò)程統(tǒng)計(jì)）相對(duì)較小，并且可以接受。

乘法器的直流傳輸曲線(xiàn)

本文提出電路的設(shè)計(jì)性能與之前發(fā)表過(guò)的作品做比較，并且在表2中進(jìn)行了總結(jié)。

從表2可以明顯看到本文的設(shè)計(jì)與大多數(shù)發(fā)表過(guò)的作品相比，在以下幾方面有著更好的性能：能耗、線(xiàn)性誤差、總諧波失真以及它可以實(shí)現(xiàn)的函數(shù)數(shù)量。同時(shí)，它的帶寬比兩個(gè)發(fā)表過(guò)的作品更有優(yōu)勢(shì)。值得一提的是，與其他設(shè)計(jì)相比，本文提出的電路應(yīng)用數(shù)量更少的晶體管執(zhí)行了更多函數(shù)。

4 結(jié) 論

本文提出了一種低電壓低功耗CMOS電流型模擬多功能運(yùn)算電路。該電路能夠運(yùn)行乘法器、除法器、可控增益電流放大器、電流型差分放大器以及差分輸入單輸出的電流放大器。當(dāng)將其配置為一個(gè)放大器時(shí)，-3 dB頻率約為1.5 MHz，線(xiàn)性誤差為0.63%，總諧波失真為0.08%，最大功耗為1.16，可以作為一種有用的構(gòu)建塊應(yīng)用于模擬信號(hào)處理。

參考文獻(xiàn)

[1] ALIKHANI A， AHMADI A. A novel current?mode four?quadrant CMOS analog multiplier/divider [J]. AEU?International journal of electronics and communications， 2012， 66（7）： 581?586.

[2] SOHRABI A， MOTLAGH A R， ROSTAMI H， et al. High performance current?mode multiplier circuit [J]. International journal of innovative technology and exploring engineering， 2013， 3（5）： 119?122.

[3] HADDAD P A， FLANDRE D， GOSSET G. Design of an ultra?low?power multi?stage AC/DC voltage rectifier and multiplier using a fully?automated and portable design methodology [J]. Journal of low power electronics， 2012， 8（2）： 197?206.

[4] POPA C. Improved accuracy current?mode multiplier circuits with applications in analog signal processing [J]. IEEE transactions on very large scale integration systems， 2014， 22（2）： 443?447.

[5] PSYCHALINOS C， LAOUDIAS C. Low?voltage reduced complexity cells for MOS translinear loops [J]. Circuits systems and signal processing， 2013， 32（5）： 2445?2456.

[6] 曾以成，王含，李志軍.一種新的四象限電流模式乘法器的實(shí)現(xiàn)[J].湘潭大學(xué)自然科學(xué)學(xué)報(bào)，2014（4）：15?19.

[7] 馬敬敏.基于電阻平衡條件的比例運(yùn)算電路[J].吉林大學(xué)學(xué)報(bào)（信息科學(xué)版），2012（2）：127?130.

[8] 任駿原.任意比例系數(shù)的同相比例運(yùn)算電路[J].現(xiàn)代電子技術(shù)，2011，34（1）：173?174.

[9] LIN K J， CHENG C J， CHIU S F， et al. CMOS current?mode implementation of fractional?power functions [J]. Circuits systems and signal processing， 2012， 31（1）： 61?75.

[10] DEMARTINOS A C. Ultra?low voltage CMOS current?mode four?quadrant multiplier [J]. International journal of electronics letters， 2014， 2（4）： 224?233.

[11] 吳恒玉，唐民麗.實(shí)現(xiàn)任意系數(shù)求和運(yùn)算電路的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2008，31（6）：4?5.