低功耗電流?；ミB電路的快速優(yōu)化設(shè)計(jì)方法

王新勝, 胡詣?wù)?2

(1.哈爾濱工業(yè)大學(xué)(威海) 信息與電氣工程學(xué)院, 264209 山東 威海； 2.都柏林大學(xué) 電氣與電子工程學(xué)院, D04 V1W8愛爾蘭 都柏林)

?

低功耗電流?；ミB電路的快速優(yōu)化設(shè)計(jì)方法

王新勝1, 胡詣?wù)?,2

(1.哈爾濱工業(yè)大學(xué)(威海) 信息與電氣工程學(xué)院, 264209 山東 威海； 2.都柏林大學(xué) 電氣與電子工程學(xué)院, D04 V1W8愛爾蘭 都柏林)

摘要:為對低功耗電流?；ミB電路進(jìn)行快速優(yōu)化，提出了一種“自頂向下”的動(dòng)態(tài)驅(qū)動(dòng)電流?；ミB電路的快速優(yōu)化設(shè)計(jì)方法. 方法首先對動(dòng)態(tài)驅(qū)動(dòng)電流模電路進(jìn)行行為級(jí)建模，并采用MATLAB對數(shù)據(jù)進(jìn)行處理優(yōu)化電路功耗，確定出最優(yōu)的電流源電流大小. 然后利用“2ID/gm”方法，快速而準(zhǔn)確地確定出相應(yīng)MOS管尺寸. 同時(shí)，也對“2ID/gm”的模擬集成電路設(shè)計(jì)方法，進(jìn)行了較為詳細(xì)的理論分析. 仿真結(jié)果表明:使用該方法確定出的MOS管尺寸得到的性能十分接近設(shè)計(jì)指標(biāo)，只需通過少量修改便可完成設(shè)計(jì). 該方法大大提高了設(shè)計(jì)效率.

關(guān)鍵詞:電流模；互連線；數(shù)字電路；2ID/gm設(shè)計(jì)方法；功耗優(yōu)化

隨著CMOS工藝進(jìn)入深亞微米時(shí)代，大型數(shù)字邏輯模塊間的互連線連接變得日益復(fù)雜. 超長互連線不可避免地出現(xiàn)在片上系統(tǒng)及多核處理器等復(fù)雜的數(shù)字系統(tǒng)中[1-4]. 但是，超長互連線引入的大量寄生參數(shù)嚴(yán)重阻礙了數(shù)字系統(tǒng)的速度和功耗. 所以，如何解決信號(hào)在長互連線上快速且低功耗的傳遞成為設(shè)計(jì)高速數(shù)字集成電路的關(guān)鍵. 傳統(tǒng)在互連線上等間距插入緩沖器的做法，在高速電路中將增加大量功耗，已經(jīng)不再適用. 電流?；ミB電路作為解決互連線上信號(hào)傳遞問題最有潛力的解決方案之一已經(jīng)被廣泛研究. 文獻(xiàn)[1-2]中提出了電容耦合驅(qū)動(dòng)器的電流模式電路. 在90 nm工藝，驅(qū)動(dòng)10 mm長互連線的測試中，該方法與插入緩沖器的方法相比獲得了85%的功耗性能提升. 文獻(xiàn)[3-9]則提出了動(dòng)態(tài)電流源結(jié)構(gòu)(dynamic overdriving)，這種結(jié)構(gòu)具有兩套開關(guān)電流源：強(qiáng)驅(qū)動(dòng)電流源和弱驅(qū)動(dòng)電流源，較好地兼顧了速度和功耗性能的矛盾.

電流?；ミB電路的設(shè)計(jì)屬于模擬電路設(shè)計(jì)范疇，但是由于短溝道效應(yīng)，如：縱向電場導(dǎo)致的遷移率退化，水平電場導(dǎo)致的速度飽和效應(yīng)，平方律對于深亞微米的CMOS電路中MOSFETs的尺寸確定已經(jīng)不再適用. 1996年，F(xiàn). Silveira等[10]提出了一種新的電路設(shè)計(jì)方法—基于gm/ID的設(shè)計(jì)方法學(xué). 這種方法提出了一種新的特征參數(shù)，即電流效率gm/ID，用以表征單位電流強(qiáng)度的跨導(dǎo). 通過仿真單個(gè)管子基于此參數(shù)(gm/ID)的單位寬度的電流強(qiáng)度(ID/W)，制成設(shè)計(jì)表格，通過查表的方式來得到管子的寬W. 這種設(shè)計(jì)方式的準(zhǔn)確性較高，因?yàn)楦鞣N短溝道效應(yīng)已經(jīng)通過仿真被包含進(jìn)了設(shè)計(jì)表格中. D. Foty在F. Silveira的研究基礎(chǔ)上，用gm/ID的方法重新闡述了深亞微米時(shí)代MOS管的種種短溝道效應(yīng)[11]. B. E. Boser[12]提出用設(shè)計(jì)參數(shù)2ID/gm，代替gm/ID，使得該方法和傳統(tǒng)的基于過驅(qū)動(dòng)電壓的設(shè)計(jì)能夠很好結(jié)合，因?yàn)樵陂L溝道條件下的飽和區(qū)管子2ID/gm就是過驅(qū)動(dòng)電壓. P. Jespers系統(tǒng)的總結(jié)了gm/ID的設(shè)計(jì)理論，認(rèn)為這是在深亞微米工藝下一種確定管子尺寸的優(yōu)良工具[13]. Stanford的Boris Murmann等[14]提出了用5種特征參數(shù)gm/ID，gm/gds，gm/cgs，cgd/cgs, cdb/cgs，來描述一個(gè)管子，其中cgd/cgs和cdb/cgs可以用來預(yù)測管子的寄生電容特性.

本文提出一種模擬電路快速設(shè)計(jì)方法并應(yīng)用于文獻(xiàn)[15]提出的電流模式互連電路的設(shè)計(jì)中，其首先基于MATLAB對電流模電路建模找到優(yōu)化的功耗設(shè)計(jì)指標(biāo)，然后運(yùn)用2ID/gm方法快速確定電流模電路中MOS管的尺寸. 這一套方法，亦可應(yīng)用在其他深亞微米模擬集成電路的設(shè)計(jì)中. 接下本文介紹了應(yīng)用于電流模電路的2ID/gm方法的設(shè)計(jì)流程；并將該方法應(yīng)用到電流模電路的設(shè)計(jì)中，證明此方法的有效性.

12ID/gm的設(shè)計(jì)流程

本節(jié)系統(tǒng)介紹應(yīng)用在電流模式互連電路設(shè)計(jì)中的2ID/gm方法. 由于電流模式互連電路設(shè)計(jì)不需要估算Cgd和Cdb，對MOS管的本征增益也沒有要求，故本文不對電容系數(shù)Cgd/Cgs，Cdb/Cgs以及MOS管本征增益gm/gds說明，只研討和電流模電路設(shè)計(jì)相關(guān)的“類過驅(qū)動(dòng)電壓”2ID/gm和速度效率指標(biāo)fT*gm/ID. 由此，歸納出應(yīng)用在電流模式互連電路設(shè)計(jì)中的2ID/gm方法.

1.1短溝道MOS管的類過驅(qū)動(dòng)電壓V*

長溝道模擬集成電路設(shè)計(jì)中，常常關(guān)心一個(gè)MOS管的3個(gè)指標(biāo)：跨導(dǎo)gm，源極電流ID，以及過驅(qū)動(dòng)電壓VGS-VTH. 對于飽和區(qū)的MOS管他們之間的關(guān)系可寫為

(1)

根據(jù)電路頻率響應(yīng)，功耗等指標(biāo)，確定出上述3個(gè)指標(biāo)的任意兩個(gè)，便可依據(jù)MOS管平方律推算出MOS管的寬長比，即

(2)

但是在深亞微米工藝中，由于MOS管內(nèi)橫向電場導(dǎo)致的速度飽和效應(yīng)和縱向電場導(dǎo)致的遷移率退化效應(yīng)，遷移率μ的大小是不固定的，它與溝道長度L和過驅(qū)動(dòng)電壓VGS-VTH都有關(guān). 所以，深亞微米工藝下，MOS管的平方律已經(jīng)失效了. 但是，可以沿用式(1)的定義，得到一個(gè)新的物理量：類過驅(qū)動(dòng)電壓，計(jì)算公式為

(3)

用以表征MOS管產(chǎn)生每單位跨導(dǎo)所需的直流的大小. 原來在設(shè)計(jì)MOS管時(shí)，挑選過驅(qū)動(dòng)電壓的大小，現(xiàn)在變?yōu)樘暨x類過驅(qū)動(dòng)電壓的大小. 過驅(qū)動(dòng)電壓VGS-VTH和類過驅(qū)動(dòng)電壓V*，正相關(guān)但并不相等，如圖1、2所示. 對式(3)變形，得

(4)

兩邊同時(shí)除以W得到，某一V*和L下每單位寬度電流為

(5)

其中g(shù)m/W與MOS管的長度L和過驅(qū)動(dòng)電壓VGS-VTH(或類過驅(qū)動(dòng)電壓V*)相關(guān)，與MOS管寬度無關(guān). 即選定MOS管L和類過驅(qū)動(dòng)電壓后，有唯一的每單位寬度電流I*與之對應(yīng).

好在姚琳琳夫妻也沒有異議，只是包東坡非要張羅著去唱歌，老婆也有些心活，還試探著詢問我的意見。我?guī)缀踹B想都沒想便一口否決了，也沒聽清別人說什么，拉著老婆的手走出餐館，便鉆進(jìn)了停在門前一輛出租車上。

將NMOS接成二極管接法，如圖1所示，掃VGS電壓，在不同直流工作點(diǎn)下，讓SPICE分別計(jì)算2ID/gm(V*)和ID/W(I*)，得到圖2類過驅(qū)動(dòng)電壓V*與過驅(qū)動(dòng)電壓的關(guān)系，以及圖3每單位寬度電流I*與類過驅(qū)動(dòng)電壓V*的關(guān)系. 由圖2可以觀察到類過驅(qū)動(dòng)電壓正相關(guān)于過驅(qū)動(dòng)電壓.

圖1　電流效率gm/ID仿真電路

假設(shè)根據(jù)頻率響應(yīng)的需求計(jì)算出MOS管所需的gm，再挑選相應(yīng)的V*，由式(4)計(jì)算得到ID. 接著，通過查找圖3得到該V*對應(yīng)的I*，根據(jù)W=ID/I*，即可得到MOS管的寬度W. 或者，直接由功耗或者別的約束條件確定ID，挑選V*，查找圖3得到對應(yīng)的I*，根據(jù)W=ID/I*即可得到MOS管的寬度W. 由于圖3中的曲線，是由SPICE模型仿真得到，已包含了各種短溝道效應(yīng)，所以這種模擬電路設(shè)計(jì)方法，能非常準(zhǔn)確得到MOS管設(shè)計(jì)尺寸的初值.

圖2　過驅(qū)動(dòng)電壓與類過驅(qū)動(dòng)電壓V*的關(guān)系

圖3　類過驅(qū)動(dòng)電壓V*與每單位寬度電流I*的關(guān)系

1.2速度效率指標(biāo)fT*gm/ID

在1.1節(jié)中，引入了基于類過驅(qū)動(dòng)電壓確定MOS管參數(shù)的方法. 由于類過驅(qū)動(dòng)電壓正相關(guān)于過驅(qū)動(dòng)電壓(見圖3). 所以，大的類過驅(qū)動(dòng)電壓將提高M(jìn)OS管的特征頻率fT, 但同時(shí)也會(huì)增加功耗(對于產(chǎn)生同樣的gm來說，大的V*，將要求大的ID). 為此，本文引入一個(gè)描述參數(shù)速度效率指標(biāo)fT*gm/ID. 其中，特征頻率fT正相關(guān)于V*，而電流效率gm/ID負(fù)相關(guān)于V*. 圖4描述了類過驅(qū)動(dòng)電壓與速度效率指標(biāo)的SPICE仿真結(jié)果. 由圖4可知，MOS管的類過驅(qū)動(dòng)電壓V*=0.2 V時(shí)，能兼顧速度和功耗特性.

圖4　V*與速度效率指標(biāo)的關(guān)系

2基于2ID/gm方法的電流模式互連電路優(yōu)化設(shè)計(jì)與分析

2.1電路功能描述

圖5給出了動(dòng)態(tài)電流模式互連電路結(jié)構(gòu)圖[15]，其由發(fā)射器由弱驅(qū)動(dòng)器(weak driver)，強(qiáng)驅(qū)動(dòng)器(strong driver)，數(shù)字控制部分(digital control)，以及偏置電路組成，用于將電壓信號(hào)轉(zhuǎn)換為電流信號(hào)注入到長互連線中. 接收器由電流電壓轉(zhuǎn)換器IVC，反相器放大器IA，反相器組成，用于將電流信號(hào)恢復(fù)成電壓信號(hào). 它的等效電路如圖6所示[15]，偏置電路用于產(chǎn)生一個(gè)參考電流Iref，其鏡像產(chǎn)生強(qiáng)驅(qū)動(dòng)電流Ipeak和弱驅(qū)動(dòng)電流Istatic.

圖5　動(dòng)態(tài)強(qiáng)驅(qū)動(dòng)電流源結(jié)構(gòu)的電流?；ヂ?lián)電路

圖6　電流?；ヂ?lián)電路等效電路

圖7　當(dāng)輸入信號(hào)為周期性的方波時(shí)該電流模電路各點(diǎn)波形2.2　基于Matlab電流模式互連電路本征最低功耗優(yōu)化設(shè)計(jì)及分析

電流模電路整體的平均功耗主要與Ipeak，Istatic和td有關(guān). 在滿足傳遞時(shí)間的要求下，它們的不同取值產(chǎn)生的功耗也不一樣.

對k和td在一定范圍內(nèi)掃描，在每一對k和td的取值下，進(jìn)行瞬態(tài)仿真，然后讓仿真器測量信號(hào)的傳遞時(shí)間tp和平均功耗. 最后用MATLAB作出tp對k和td，以及平均功耗對k和td的三維圖，如圖8、9所示. 圖8顯示，對于相同的強(qiáng)驅(qū)動(dòng)電流作用時(shí)間td來說，k越大則tp越小. 和前面分析一樣，圖9顯示平均功耗是一個(gè)凹面圖，有功耗最低點(diǎn). 對于相同td來說，k越大，強(qiáng)驅(qū)動(dòng)電流越大，功耗越大. 但是如果k過小時(shí)，強(qiáng)驅(qū)動(dòng)作用不明顯，接收器各部分充放電時(shí)間過長，接收器將消耗大量能量，使得電路整體平均功耗依然上升. 圖8、9可用作動(dòng)態(tài)驅(qū)動(dòng)電流源電流模電路設(shè)計(jì)指導(dǎo)用表. 先在圖8中找到滿足信號(hào)傳遞時(shí)間tp的k和td的范圍，再在圖9中找到使功耗最低的k和td的取值后求交集. 當(dāng)k=100，td=0.28 ns時(shí)，tp=0.57 ns最低平均功耗為112 μW. 上述結(jié)果為該電流模電路本征最低平均功耗.

圖8　信號(hào)傳遞時(shí)間tp與k和td的關(guān)系

圖9　平均功耗與k和td的關(guān)系

(6)

(7)

(8)

(9)

開關(guān)管M2, M3, M6, M7的寬度可在M1, M4, M5, M8基礎(chǔ)上，按一定比例縮小，保證開關(guān)管導(dǎo)通時(shí)，電流源管M1, M4, M5, M8工作在飽和區(qū). 較小尺寸的驅(qū)動(dòng)管，其自身的寄生電容也較小，有利于節(jié)省功耗.

圖10為實(shí)際瞬態(tài)仿真結(jié)果：a)發(fā)射器的輸出電流，弱驅(qū)動(dòng)電流為6.5 μA, 和計(jì)算值6.34 μA非常接近；強(qiáng)驅(qū)動(dòng)電流，與計(jì)算值也非常接近，這充分證明了采用2ID/gm方法的優(yōu)越性；b)接收器的輸入電壓VT,其中ΔV=60 mV滿足設(shè)計(jì)要求；c)顯示了輸入信號(hào)和輸出信號(hào)的傳遞延時(shí)tp約為0.6 ns，接近設(shè)計(jì)指標(biāo)0.57 ns. 實(shí)際仿真測量功耗為121 μW，功耗增加部分主要是偏置電路的功耗.

2.3給定工作頻率條件下基于MATLAB的功耗優(yōu)化設(shè)計(jì)與分析

在2.2節(jié)的優(yōu)化設(shè)計(jì)中，定義出了最小的弱驅(qū)動(dòng)電流Istatic=6.34 μA，在輸入信號(hào)頻率低于40 MHz(周期25 ns)時(shí)，隨著工作頻率升高，這樣低的弱驅(qū)動(dòng)電流便不能使得在半周期內(nèi)，VT從870 mV升到930 mV或從930 mV降低到870 mV. 于是，在已知信號(hào)輸入頻率范圍內(nèi)，確定最小的Istatic，需要采用新的方法. 文獻(xiàn)[15]中用的測試信號(hào)是由環(huán)形振蕩器產(chǎn)生的320 MHz周期性方波，用以模擬0.64 Gbps的數(shù)據(jù)率. 本文在這一節(jié)中也令輸入信號(hào)為320 MHz的周期性方波，在此基礎(chǔ)上進(jìn)行功耗優(yōu)化設(shè)計(jì)分析. 為了確定出在320 MHz工作頻率下的最小Istatic，將對圖5重新建模. 發(fā)射器部分先讓強(qiáng)驅(qū)動(dòng)器停止工作，只保留弱驅(qū)動(dòng)器. 接收器部分的電流電壓轉(zhuǎn)換器，用0.9 V的直流電源加上電阻RT=30mV/Istatic. 在一定范圍內(nèi)慢慢增加Istatic觀察輸出波形，直到在半個(gè)周期1/640 MHz內(nèi)，Istatic能使得VT從870 mV升到930 mV,以及從930 mV降低到870 mV.

(a)發(fā)射器的輸出電流Iin

(b)接收器的輸入電壓VT

(c)輸入電壓與輸出電壓

圖11給出當(dāng)Istatic增大到300 μA時(shí)，接收器的輸入電壓擺幅能在1/640 MHz時(shí)間內(nèi)變化60 mV. 此時(shí)信號(hào)傳遞時(shí)間tp約為1 ns，滿足時(shí)序要求. 確定出工作頻率在320 MHz下所需的最小Istatic后，接著需要確定出最好的k和td值，以便在滿足tp的要求下，功耗最小. 同樣，將在一定范圍內(nèi)掃描k和td，作出tp與k和td以及能量每位(energy per bit)與k和td的關(guān)系，如圖12、13所示(采用的描述功耗的指標(biāo)是能量每位(energy per bit)，它等于功耗除以數(shù)據(jù)率0.64 Gbps). 由圖12、13可知，td=0.06 ns，k=2時(shí)，tp約為0.86 ns，能量每位約為0.70 pJ.

圖11輸入為320 MHz的弱驅(qū)動(dòng)電流時(shí)，接收器的電壓波形

圖12　工作頻率為320 MHz時(shí)，tp與k和td的關(guān)系

圖13　工作頻率320 MHz時(shí)，消耗能量與k和td的關(guān)系

基于2ID/gm的方法求的相應(yīng)MOS管寬度W為

圖14(a)是使用2ID/gm方法計(jì)算MOS管尺寸得到的仿真結(jié)果. 其中Istatic的大小，非常接近設(shè)計(jì)指標(biāo)，但是Ipeak有一定偏離，這主要是由于強(qiáng)驅(qū)動(dòng)電流開啟時(shí)間短，強(qiáng)驅(qū)動(dòng)電流達(dá)到設(shè)計(jì)值需要時(shí)間. 圖14(b)顯示了接收器端的輸入波形，由于強(qiáng)驅(qū)動(dòng)電流的作用，與圖11相比，波形上升速度更快. 圖14(c)顯示了輸入信號(hào)和輸出信號(hào)對比. 經(jīng)測試，該電路的信號(hào)傳遞時(shí)間約為0.79 ns，能量每位約為0.72 pJ.

由仿真結(jié)果可知，先對電流模電路采用行為級(jí)建模，確定出最優(yōu)的td，Ipeak，Istatic的值，再用2ID/gm的方法確定出具體MOS管的尺寸，與設(shè)計(jì)指標(biāo)十分相近. 因此，這種自頂向下設(shè)計(jì)方法，能夠非常迅速地完成電流模電路設(shè)計(jì)，并且可用于其他模擬集成電路的快速設(shè)計(jì)中.

(a)發(fā)射器的輸出電流Iin

(b)接收器的輸入電壓VT

(c)輸入電壓與輸出電壓

3結(jié)論

1)針對動(dòng)態(tài)驅(qū)動(dòng)電流模電路提出了一種新的自頂向下的功耗優(yōu)化設(shè)計(jì)方法. 通過MATLAB對仿真數(shù)據(jù)進(jìn)行處理，找到所需的最優(yōu)電流大小. 基于2ID/gm確定動(dòng)態(tài)驅(qū)動(dòng)的電流模電路中所有MOS管的尺寸.

2)通過對動(dòng)態(tài)驅(qū)動(dòng)電流模電路的本征功耗優(yōu)化和固定工作頻率下的功耗優(yōu)化設(shè)計(jì)和仿真分析，結(jié)果表明，該方法確定的MOS管仿真初值非常接近設(shè)計(jì)指標(biāo)，大大提高了設(shè)計(jì)效率. 這種自頂向下的設(shè)計(jì)方法也能有效地用于其他模擬集成電路的快速設(shè)計(jì)中.

參考文獻(xiàn)

[1] SEO S J, HO R, LEXAU J, et al. High-bandwidth and low-energy on-chip signaling with adaptive pre-emphasis in 90nm CMOS [C]// IEEE ISSCC Dig Tech Papers. San Francisco: IEEE, 2010.[2] MENSINK E, SHINKEL D, KLUMPERINK E A M, et al. Power efficient gigabit communication capacitively driven RC-limited on-chip interconnects [J]. IEEE J Solid-State Circuits, 2010, 45(2): 447-457.

[3]DAVE M, SHOJAEI M,SHARMA D. Energy-efficient current-mode signaling scheme for on-chip interconnects[C]// Asian Solid-State Conf. Beijing: IEEE, 2010.

[4] DAVE M, JAIN M, BAGHINI M S, et al. A variation tolerant current-mode signaling scheme for on-chip interconnects[J]. IEEE Trans Very Large Scale Inter(VLSI) Syst, 2013, 21(2): 342-353.

[5] KATOCH A, VEENDRICK H,SEEVINCK E. High speed current-mode signaling circuits for on-chip wires [C]//IEEE Int Symp Circuits Syst. Kobe: IEEE, 2005.

[6] SHINKEL D, MENSINK E, KLUMPERINK E A M, et al. A 3-Gb/s/ch transceiver for 10-mm uninterrupted RC-limited global on-chip interconnects [J]. IEEE J Solid-State Circuits, 2006, 41(1):297-306.

[7] ZHANG L, WILSON J, BASHIRULLAH R, et al. A 32 Gb/s on-chip bus with driver pre-emphasis technique for on-chip buses[C]//Proceeding of Custom Integr Circuits Conf(CICC). San Jose: IEEE, 2006.

[8] TABRIZI M M, MASOUMI N,DEILAMI M M. High speed current-mode signalling for interconnects considering transmission line and crosstalk effects [C]//Proceeding of MWCAS. Montreal: IEEE, 2007.

[9] HO R, ONO T, HOPKINS R D, et al. High speed and low energy capacitively driven on-chip wires [J]. IEEE J Solid-State Circuits, 2008, 43(1):52-60.

[10]SILVEIRA F, FLANDRE D, JESPERS P G A. A gm/IDbased methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on insulator micro-power OTA [J]. IEEE J Solid-State Circuits, 1996, 31(9):1314-1319.

[11]FOTY D, BUCHER M, BINKLEY D. Re-interpreting the MOS transistor via the inversion coefficient and the continuum of gms/Id[C]//Proceeding of Int Conf on Electronics, Circuits and Systems. Dubrovnik: IEEE, 2002.

[12]BOSER B E. Analog circuit design with submicron transistors [EB/OL]. (2014-12-20)[2015-03-03]. http://www.ewh.ieee.org/r6/scv/ssc/May1905.htm.

[13]JESPERS P. The gm/IDmethodology a sizing tool for low-voltage analog CMOS circuits[M]. New York:Springer, 2010:74-100.

[14]KONISHI T, INAZU K, LEE J G, et al. Optimization of high-speed and low-power operational transconductance amplifier using gm/IDlookup table methodology[J]. IEICE Trans Electronics, 2011, E94.C(3):334-335.

[15]WANG X, HU Y, HAN L, et al. A low power and variation insensitive current mode signaling scheme [J]. Journal of Circuits Systems and Computers, 2013, 22(8):124.

(編輯魏希柱)

封面圖片說明

封面圖片來自本期論文“混合動(dòng)力汽車用復(fù)合結(jié)構(gòu)電機(jī)及其關(guān)鍵技術(shù)發(fā)展”. 圖片是磁場調(diào)制型無刷雙轉(zhuǎn)子電機(jī)的2D和3D結(jié)構(gòu)示意圖, 圖中從內(nèi)到外依次是永磁轉(zhuǎn)子、調(diào)制環(huán)轉(zhuǎn)子和定子. 該電機(jī)和傳統(tǒng)永磁電機(jī)相結(jié)合可形成一種新型的無刷復(fù)合結(jié)構(gòu)電機(jī)方案,不僅解決了有刷復(fù)合結(jié)構(gòu)電機(jī)中內(nèi)轉(zhuǎn)子繞組發(fā)熱嚴(yán)重、電刷滑環(huán)機(jī)構(gòu)可靠性差、旋轉(zhuǎn)繞組動(dòng)平衡難以保證等瓶頸問題，而且具有功率密度高和轉(zhuǎn)矩波動(dòng)小的優(yōu)勢. 此外，通過研究表明：磁場調(diào)制型無刷雙轉(zhuǎn)子電機(jī)在功能上可以等效成一個(gè)行星齒輪和一個(gè)電機(jī). 因此，通過磁場調(diào)制型無刷雙轉(zhuǎn)子電機(jī)和傳統(tǒng)電機(jī)的合理配合完全可取代日本豐田的Prius混合動(dòng)力系統(tǒng)，成為純電氣的“Prius”而比它少了一個(gè)行星齒輪. 復(fù)合結(jié)構(gòu)電機(jī)的無刷化是該研究方向的必然發(fā)展趨勢，而由磁場調(diào)制型無刷雙轉(zhuǎn)子電機(jī)構(gòu)成的無刷復(fù)合結(jié)構(gòu)電機(jī)是目前無刷復(fù)合結(jié)構(gòu)電機(jī)中最具發(fā)展?jié)摿蛻?yīng)用前景的方案.

(圖文提供： 鄭萍，白金剛，宋志翌，劉勇. 哈爾濱工業(yè)大學(xué)電氣工程及自動(dòng)化學(xué)院)

The optimization design method of low power current-mode interconnect circuit based fast approach

WANG Xinsheng1, HU Yizhe1,2

(1.School of Information and Electrical Engineering, Harbin Institute of Technology, Weihai, 264209 Weihai, Shandong, China；2. School of Electrical and Electronic Engineering, University College Dublin, D04 V1W8 Dublin, Ireland)

Abstract:In order to optimize the lower power current-mode signaling (CMS) circuit, we offered a top-down methodology to optimize the power of a dynamic overdriving CMS circuit. First, we molded the CMS scheme using a behavioral model-switched current source, which helps us determine the branch current quickly. Under the help of Matlab, we can determine the optimized branch currents, making the average power of the CMS scheme lowest. To get the accurate dimensions of MOSFETs quickly, a new design method of 2ID/gm methodology is introduced. Moreover the detail analysis shows that the 2ID/gm methodology is both practical and scientific. The simulation results using initial values calculated by this methodology are very close to the specs, demonstrating the top-down methodology improving the design efficiency of the dynamic overdriving CMS-circuit.

Keywords:current-mode; interconnect wire; digital circuit; 2ID/gm methodology; power optimization

中圖分類號(hào):TN492

文獻(xiàn)標(biāo)志碼:A

文章編號(hào):0367-6234(2016)03-0039-07

通信作者:王新勝，xswang@hit.edu.cn.

作者簡介:王新勝(1978—)，男，博士, 講師.

基金項(xiàng)目:國家自然科學(xué)基金(61201307).

收稿日期:2014-10-09.

doi：10.11918/j.issn.0367-6234.2016.03.007