SAR型ADC的基準源在變頻電源控制系統(tǒng)中的應用

王林春，何文學，謝穩(wěn)，王卓，楊凡

(中機國際工程設計研究院有限責任公司，湖南長沙410021)

?

SAR型ADC的基準源在變頻電源控制系統(tǒng)中的應用

王林春，何文學，謝穩(wěn)，王卓，楊凡

(中機國際工程設計研究院有限責任公司，湖南長沙410021)

摘要根據(jù)ADC的內(nèi)部結構和基準電路的設計要點，詳細說明了電壓基準源設計的重要性，并結合ADS8568型芯片的基準電源設計在變頻電源控制系統(tǒng)的應用設計實例，明確了電壓基準源設計對變頻電源控制系統(tǒng)數(shù)據(jù)采集精確度的重要性，同時增加了變頻電機供電電源的穩(wěn)定性。

關鍵詞變頻電源；ADC；逐次逼近；電壓基準

0引言

逐次逼近寄存器型模擬數(shù)字轉換器(SAR-ADC)因其具有低功耗、高精度和小尺寸等特點，在便攜式測量儀表、筆形輸入量化器以及變頻器控制系統(tǒng)的信號采集等產(chǎn)品上應用廣泛。SAR型模擬數(shù)字轉換器是采樣速率低于5MSPS的常見結構，它的分辨率一般為8位至16位。然而，隨著應用的日益增多，作為SAR模數(shù)轉換器應用的關鍵技術-電壓基準源的設計將是不可或缺的重點。如果基準都不精確、干凈、穩(wěn)定，那轉換出來的結果將會嚴重失真而影響系統(tǒng)的穩(wěn)定和可靠性。

1工作原理

逐次逼近寄存器型ADC的內(nèi)部原理如圖1所示。ADC在采樣過程中輸入引腳VIN要對內(nèi)部的采樣電容C充電。而轉換過程中，VREF基準源引腳要對電容轉化網(wǎng)充電，也即SAR型ADC的采樣保持和量化過程，都是對內(nèi)部電容的充電過程。

圖1逐次逼近寄存器型ADC的內(nèi)部原理框圖

在整個采樣轉換周期里，ADC只需要從VIN電路中抽取一次電荷，而要從VREF基準源抽取N次電荷(N等于ADC的位數(shù))，而且抽取的周期更短。這就要求基準源在整個轉換過程中，能夠更快的給轉換網(wǎng)絡電容充電，并且保持基準源電壓的恒定。圖2為一個典型的ADC外接基準源電路。多數(shù)情況下，會關注基準源的初始精度，但這個精度是可以通過軟件或硬件調整的。然而SAR-ADC的電壓基準電路設計有很多更值得關注的地方，像圖中VREF引腳外接的10uF電容，它主要是給ADC內(nèi)部的轉換網(wǎng)絡提供電荷，至關重要，但常被忽略。

圖2典型的ADC外接基準源電路圖

2高質量電壓基準源電路的設計

REF50XX系列是TI公司最新設計的帶隙電壓基準芯片，它以低噪聲、極低的溫度漂移和極高的輸出電壓精度以及迷你的封裝而備受好評。本文以此電壓基準芯片設計為例，展示實際測量的數(shù)據(jù)圖表，來詳細的解釋一個高質量電壓基準源電路的設計要點。REF50XX的芯片引腳定義圖和內(nèi)部原理框圖如圖3和圖4所示。

圖3REF50XX的芯片引腳定義圖

圖4內(nèi)部原理框圖

2.1給REF50XX基準芯片的Trim引腳上加退偶電容

根據(jù)以往的設計經(jīng)驗，大家都會參照REF50XX芯片的推薦應用將Trim引腳懸空，不加退偶電容，這樣設計輸出的基準電壓會存在很大的噪聲而造成基準不穩(wěn)。我們仔細查看圖4發(fā)現(xiàn)其芯片內(nèi)部有一個1.2V的帶隙基準和一個用于設置精確輸出電壓的放大器，這兩個就是基準噪聲的主要來源，并且?guī)痘鶞实脑肼曔€要經(jīng)過后面的放大電路再放大一次。根據(jù)噪聲系數(shù)(NF)理論，最前級的噪聲往往決定信號鏈路的噪聲，因此越在前級減少噪聲越有效。如果在芯片的Trim引腳上加一個退偶電容，它將與內(nèi)部的1KΩ電阻形成一個低通濾波器，這樣可以給帶隙增加一個14.5Hz的極點和160Hz的零點，要想進一步降低帶寬可以加大電容的容值。本次設計中我們在Trim引腳上對地接入一個1uF的電容。

2.2在基準芯片輸出端選用大電容，最好是阻抗大的電容

在基準芯片的輸出端外接一個大電容的目的是用來儲存足夠多的電荷，以備ADC內(nèi)部轉換電容抽取時，保證基準源電壓的穩(wěn)定。根據(jù)ADC芯片手冊可知，SAR-ADC內(nèi)部的采樣電容和轉換電容的值一般為幾十個pF，對于一個16bits的ADC來說，如果外部基準電壓有15ppm的波動，就相當于一個LSB。因此要保證輸送給內(nèi)部轉換電容充分電荷時基準電壓的穩(wěn)定，在基準的輸出端就要使用大電容，最好在uF級。但是這個電容的選取又會引出一個新問題，我們該選阻抗小的瓷片電容還是阻抗大的鉭電容。根據(jù)經(jīng)驗判斷，電容的阻抗值越小越好，但對于基準源的輸出端電容，就不是這樣了。我們根據(jù)圖4就可以看出，這個電容是作為基準電壓源內(nèi)部緩沖放大器的負載而接到輸出端的。在運放的輸出端接大電容，這會引起運放的不穩(wěn)定，因為電容與運放的輸出電阻形成一個新的極點，這個極點頻率會很低，故在此應該選擇阻抗大的電容，這個阻抗會對整個電路進行滯后補償。由表1的測試結果可知，使用大阻抗的鉭電容做基準源輸出端的電容時，基準源的噪聲確實會下降一些，在實際的電路設計中基于成本的原因，也可以選用瓷片電容，但需要在瓷片電容與基準源輸出端串接一個小電阻來提高阻抗就能達到同樣的效果。

表1　不同阻抗值電容對應的噪聲測量值

2.3在基準電壓源的輸出端加低通濾波器

在本文的上述內(nèi)容中講到在基準電壓源輸出端選擇加載一個阻抗大的電容來做內(nèi)部緩沖放大器的負載，但它還是會引入一個極點，這就有可能使緩沖輸出端的噪聲增加。圖5是基準電壓源噪聲頻譜圖。

圖5基準電壓源噪聲頻譜圖

據(jù)圖可知，在大約9kHz的地方有一個尖峰存在，這個尖峰成了基準源輸出噪聲的主要部分。由官方資料可知，在80kHz帶寬內(nèi)測量的有效值電壓值大約為16.5uV。如果將這個基準接到SAR-ADC中，在65kHz頻率范圍內(nèi)的峰-峰值約為138uV?；谕饧与娙菟斐傻幕鶞试磧?nèi)部緩沖不穩(wěn)定而引起的噪聲增加，可以引入一個低通濾波器來有效的濾除。圖6是增加低通濾波器后的基準源噪聲頻譜圖，通過對比后發(fā)現(xiàn)增加后的效果是很明顯的。

圖6增加低通濾波器后的基準源噪聲頻譜圖

2.4為基準電壓源的輸出增加外部緩沖

在基準電壓源輸出端增加低通濾波器電路是不能直接連接到SAR-ADC的基準源輸入引腳上的。原因就是，如果基準電壓源輸出端增加的驅動電容上的電荷被ADC的基準源電路抽走了，基準源要為電容充電，而電容后面增加的低通濾波器構成的RC電路有一個時間常數(shù)Г。這個Г會造成驅動電容電荷得不到及時補充而使這個電容上的電壓出現(xiàn)下降。為了解決這個問題，我們引入基準源緩沖器這個關鍵器件，即選用一個運放加在基準源濾波電路后面作為外部的緩沖器。這個緩沖器的選擇是很有講究的，因為它不只是增大基準源的驅動電流，更重要的是快速給驅動電容充電。當驅動電容的電荷被ADC抽走時，勢必造成電容的正端的電壓微小下降，這時就會引起緩沖運放的輸出電壓下降，進而引起運放的反饋系統(tǒng)的響應，使輸出電壓回到原來的值，也就是等于VREF基準源的電壓值。要想使輸出電壓值迅速回到原VREF值的過程會受限于兩個因素：首先，運放能否快速反饋調整輸出電壓回到原值，這就需要一個寬帶寬、高響應速率的運放做緩沖器，而且還需要高精度。再次，運放要有足夠的驅動能力，可以快速給后面的電容充電。本文選用OPA350來做基準源的緩沖器，因為OPA350的增益帶寬積(GBW)為38MHz，而輸入失調電壓典型值為±150uV，指標和能力完全能擔當電壓基準的緩沖器這一重任。

2.5基準電壓源輸出引腳上電容值的確定

在本文上述內(nèi)容當中就基準源輸出引腳上電容類型的選取做了說明，本段將進一步對這個電容的取值做最后的確定。一般在ADC的數(shù)據(jù)手冊當中會給出這個電容的推薦值，我們在設計時盡可能選擇這個值或以上的容值。由于ADC在每個轉換周期過程中都會從基準源引腳抽取電荷，基準源引腳電容電荷的減少必然會引起電容電壓的降低。這個由公式V=Q/C，當Q發(fā)生變化時V也會發(fā)生變化。在最壞的情況下，這個電容電壓的減小，不能及時得到前面基準源外部緩沖器給這個電容充電(這主要取決于緩沖器的響應速度)。這就使得在轉換開始到結束基準源的電壓已經(jīng)發(fā)生了ΔVref的變化，要使得這一變化對ADC采樣值無影響，就必須要求ΔVref<1/2LSB。有了這一限制條件，我們就可以推算出這個電容的值。根據(jù)ADS8568數(shù)據(jù)手冊可知基準源平均電流Iavr=1uA,完成一個轉換所需最快時間T=1.7us。由此可以計算出ADC在完成一個轉化輸出時，需要的總電量Q=Iavr×T= 1uA×1.7us。我們選擇的ADS8568是一個16bits的ADC，當模擬AVDD=5V時，一個LSB的電壓值為LSB=FSR/2^16 = 76uV，那么1/2的LSB為38uV。由電容的定義公式C=ΔQ/ΔV=(1uA ×1.7us)/38uV=0.045uF。我們在設計時為了保險，一般將驅動電容C的值選擇為計算值的5～10倍，并選用E24型標準的電容值。

3應用效果

根據(jù)上述的計算和分析，并結合我公司工程項目的應用需求，本文設計選用TI公司最新設計的8通道16位同步采樣模數(shù)轉換器ADS8568，本芯片運用外部基準源芯片REF5025給系統(tǒng)提供2.500V的基準電壓，最終的實例設計電路圖如圖7所示，圖中基準源引腳的電容值選取為0.22 uF，為了保證基準源外部緩沖器工作的穩(wěn)定，電容的阻抗>0.2Ω。本實例目前應用在一個大功率同步電動機變頻器控制系統(tǒng)中，經(jīng)過試驗檢測，數(shù)據(jù)采集精度高，達到預期目的。

圖7設計電路圖

4結語

本文通過對試驗變頻電源控制系統(tǒng)的逐次逼近寄存器型ADC的電壓基準這一關鍵技術的深入研究，并結合項目實施的應用分析，設計出了合適的基準電路圖。讓廣大工程技術人員進一步明白ADC的基準源設計對變頻電源控制系統(tǒng)數(shù)據(jù)采集的穩(wěn)定和精確度的重要性。

參考文獻

[1]康華光. 電子技術基礎模擬部分.第五版[M].北京：高等教育出版社，2005.

[2]王成元.現(xiàn)代電機控制技術.北京：機械工業(yè)出版社，2008.8.

[3]陳榮.永磁同步電機控制系統(tǒng).北京：中國水利水電出版社，2009.7.

[4]ADS8568 datasheet[Z].Texas Instruments Corporation,2011.10.

The Application of SAR Type of ADC Reference Source to Variable Frequency Power Source Control System

WangLinchun,HeWenxue,XieWen,WangZhuo,andYangFan

(China Machinery International Engineering Design & Research Institute Co.,Ltd.,Changsha 410021, China)

AbstractAccording to internal structure of ADC and design essentials of reference circuit, the importance of designing voltage reference source is described in detail. Based on the design example of ADS8568 type of chip put out by TI Company, this paper makes clear the importance of voltage reference source design for data acquisition precision of variable-frequency power source control system.

Key wordsVariable-frequency power source；ADC；successive approximation；voltage reference

收稿日期：2016-01-08

作者簡介：王林春男1965年生；畢業(yè)于西安交通大學機械工程專業(yè)，現(xiàn)從事技術及管理工作.

中圖分類號：TM301.2

文獻標識碼：A

文章編號：1008-7281(2016)02-0022-04

DOI:10.3969/J.ISSN.1008-7281.2016.02.06