基于ARIVI的列車振動檢測系統(tǒng)研究

龔雪 吳學(xué)杰 曾華

摘要：隨著高速鐵路和城市軌道交通的不斷發(fā)展，更加便攜、智能的列車振動測試儀也陸續(xù)出現(xiàn)。為了實(shí)現(xiàn)對列車運(yùn)行狀態(tài)的實(shí)時監(jiān)控，文章提出設(shè)計(jì)一款多用途的便攜式列車振動分析檢測儀，儀器采用雙ARM處理器實(shí)現(xiàn)傳感器信號采集和相關(guān)處理，同時采用CPLD芯片進(jìn)行加速度信號的AD模數(shù)轉(zhuǎn)換，提高了系統(tǒng)的數(shù)據(jù)處理和存儲能力，增強(qiáng)了可靠性。

關(guān)鍵詞：振動分析；ARM； CPLD

近年來，我國城市軌道交通和高速鐵路正處于高速發(fā)展階段，對列車安全性研究越來越受重視。目前，鐵道車輛轉(zhuǎn)向架在線狀態(tài)監(jiān)測和故障診斷設(shè)備技術(shù)方面的研究熱點(diǎn)主要涉及2個方面：一是振動數(shù)據(jù)采集設(shè)備的研究，二是故障分析方法的研究。具體表述就是：既要根據(jù)測試項(xiàng)目實(shí)際的需求，設(shè)計(jì)—種高性能的數(shù)采分析設(shè)備，既滿足便攜、智能、實(shí)時反饋測試結(jié)果的需求，同時又需設(shè)計(jì)一套準(zhǔn)確、可靠的故障特征分析算法，完成轉(zhuǎn)向架狀態(tài)監(jiān)測和故障源定位，滿足測試準(zhǔn)確性的要求。

1 系統(tǒng)總體設(shè)計(jì)

因?yàn)槲⑻幚砥鰽RM同時具有功耗低、16位/32位雙指令和合作商多三大特點(diǎn)，所以如今它被應(yīng)用到越來越多的領(lǐng)域。根據(jù)每一類型ARM微處理器自身的特點(diǎn)和應(yīng)用領(lǐng)域，本文選用三星公司ARM9內(nèi)核處理器S3C2440作為數(shù)據(jù)分析顯示子系統(tǒng)的核心控制芯片，同時選擇意法半導(dǎo)體（ST）公司CortexM4內(nèi)核STM32F407處理器作為數(shù)據(jù)采集預(yù)處理子系統(tǒng)的控制芯片。根據(jù)2種ARM芯片的性能特點(diǎn)，將振動測試分析系統(tǒng)分為數(shù)據(jù)采集預(yù)處理系統(tǒng)和數(shù)據(jù)分析顯示子系統(tǒng)。STM32F407芯片具有FSMC總線，將可編程控制的AD數(shù)據(jù)采集模塊掛載在該總線上；同時，芯片內(nèi)置以太網(wǎng)控制接口，方便網(wǎng)絡(luò)通信模塊的實(shí)現(xiàn)；也將原始采集數(shù)據(jù)存儲在PC，便于系統(tǒng)的數(shù)據(jù)備份和后續(xù)分析還原；CortexM4內(nèi)核有強(qiáng)大的信號處理功能，因此將數(shù)據(jù)濾波等預(yù)處理任務(wù)放在該芯片上實(shí)現(xiàn)，提高整個系統(tǒng)的分析效率。S3C2440芯片在數(shù)據(jù)SD卡存儲、圖形交互等方面具有強(qiáng)大的功能，且對嵌入Linux系統(tǒng)的移植非常穩(wěn)定，因此，本文選擇在該芯片上嵌入系統(tǒng)以實(shí)現(xiàn)人機(jī)交互、數(shù)據(jù)分析和數(shù)據(jù)存儲。

基于以上2種芯片的特點(diǎn)，本文設(shè)計(jì)出振動分析系統(tǒng)的整體架構(gòu)，如圖1所示。本系統(tǒng)的設(shè)計(jì)主要由2塊ARM控制板塊和CPLD控制模塊組成。CPLD是一種用戶根據(jù)需要自行構(gòu)造邏輯功能的數(shù)字集成電路。本系統(tǒng)的設(shè)計(jì)中采用Verilog HDL語言進(jìn)行編程，采集傳感器的多通道數(shù)據(jù)，通道數(shù)目設(shè)置為32。首先通過信號輸入端調(diào)理電路對32個通道的傳感器模擬信號進(jìn)行硬件濾波和放大處理，接下來對信號進(jìn)行A/D轉(zhuǎn)換，通過此電路將硬件調(diào)理后的模擬信號轉(zhuǎn)換為數(shù)字信號。同時，將各通道數(shù)字信號存儲在FIFO芯片中。最后，根據(jù)ARM處理器數(shù)據(jù)請求，F(xiàn)IFO存儲芯片中振動原始數(shù)據(jù)將通過FSMC控制器總線送到STM32F407芯片。傳感器信號I

2 系統(tǒng)的硬件設(shè)計(jì)

上文已經(jīng)論述了系統(tǒng)總體設(shè)計(jì)方案主要由3個部分組成：第1部分是CPLD時序控制的傳感器信號采集模塊；第2部分是基于STM32F407的數(shù)據(jù)采集預(yù)處理子系統(tǒng)；第3部分是基于S3C2440數(shù)據(jù)分析顯示子系統(tǒng)。接下來對各部分的硬件設(shè)計(jì)內(nèi)容進(jìn)行詳細(xì)闡述。

2.1 信號采集模塊硬件設(shè)計(jì)

本文研究的振動測試分析系統(tǒng)需要32路高精度采集通道的傳感器數(shù)據(jù)，在STM32F407處理器外部添加單獨(dú)的信號采集模塊，采用CPLD+FIFO組合控制的方案，ADC芯片對振動信號的采樣轉(zhuǎn)換由CPLD時序邏輯芯片控制，信號完成轉(zhuǎn)換后存在FIFO中，當(dāng)STM32F407請求當(dāng)前傳感器信號數(shù)據(jù)時，CPL直接經(jīng)FSMC總線讀走FIFO芯片里保存的數(shù)據(jù)。

2.2 STM32F407控制板塊硬件設(shè)計(jì)

STM32F407控制板塊用來預(yù)處理振動原始數(shù)字信號，并根據(jù)用戶需求將采集的數(shù)字信號發(fā)送至PC機(jī)進(jìn)行存儲，同時將處理過的數(shù)據(jù)發(fā)送至后端數(shù)據(jù)分析顯示子系統(tǒng)。該處理控制板塊是基于意法半導(dǎo)體公司的CortexM4內(nèi)核STM32F407芯片設(shè)計(jì)，如圖2所示，其中主要涉及芯片內(nèi)部集成的以太網(wǎng)控制器、FSMC總線控制器和SPI總線控制器。整個系統(tǒng)電路主要由STM32F407系統(tǒng)基本電路和以太網(wǎng)驅(qū)動電路等組成。

2.3 S3C2440控制板塊硬件設(shè)計(jì)

S3C2440控制板塊用來實(shí)現(xiàn)人機(jī)界面交互和振動信號的分析處理。該處理控制板塊是基于三星公司的ARM920T內(nèi)核S3C2440芯片設(shè)計(jì)，如圖3所示。整個子系統(tǒng)電路主要由S3C2440系統(tǒng)基本電路、內(nèi)存芯片電路、SD存儲卡電路和觸摸屏電路等組成。

3 系統(tǒng)的軟件設(shè)計(jì)

根據(jù)系統(tǒng)的硬件分塊對STM32F407子系統(tǒng)和S3C2440子系統(tǒng)分別進(jìn)行軟件設(shè)計(jì)。如圖4所示，為本文研究的測試系統(tǒng)中ARM處理器的軟件構(gòu)架設(shè)計(jì)。

3.1 STM32F407子系統(tǒng)軟件設(shè)計(jì)

該子系統(tǒng)的開發(fā)環(huán)境采用Keil軟件，需要完成的任務(wù)包括處理以太網(wǎng)通信數(shù)據(jù)、CPLD控制采集的傳感器信號數(shù)據(jù)、SPI總線的收發(fā)數(shù)據(jù)、對原始數(shù)據(jù)的預(yù)處理包括去壞點(diǎn)及濾波等。子系統(tǒng)軟件的設(shè)計(jì)流程如圖5所示，啟動程序后先設(shè)置硬件相關(guān)驅(qū)動和數(shù)據(jù)位，然后判斷S3C2440模塊外部引腳啟動信號是否有效，再判斷定時器標(biāo)志是否有效，若有效則對AD模塊數(shù)據(jù)采集、預(yù)處理、SPI傳輸和清除標(biāo)志位進(jìn)行操作；若無效則根據(jù)以太網(wǎng)傳輸?shù)臉?biāo)志信息進(jìn)行相關(guān)處理。

3.2 S3C2440子系統(tǒng)軟件設(shè)計(jì)

該系統(tǒng)模塊主要完成的任務(wù)為實(shí)現(xiàn)人機(jī)交互并對振動數(shù)據(jù)進(jìn)行分析，設(shè)計(jì)原則以S3C2440處理器為核心，嵌入Linux操作系統(tǒng)和圖形界面Qt系統(tǒng)來實(shí)現(xiàn)系統(tǒng)功能。如圖6所示為該子系統(tǒng)軟件的設(shè)計(jì)框架。

4 結(jié)語

本文提出的基于雙ARM的列車振動測試分析系統(tǒng)將數(shù)據(jù)采集和分析處理任務(wù)進(jìn)行分工，同時相互協(xié)作，提高了系統(tǒng)的整體性能。