手持式干擾機的傅氏級數(shù)熱布局優(yōu)化

摘 要： 針對手持式干擾機熱布局的需要，利用傅里葉級數(shù)對影響熱阻的因素進行優(yōu)先級劃分，通過芯片對熱阻值影響的優(yōu)先級依次對芯片進行布局，得到手持式干擾機電路板上芯片的最優(yōu)布局方案。利用有限元分析軟件ANSYS對最優(yōu)布局方案進行仿真，結(jié)果表明，通過利用傅里葉級數(shù)對手持式干擾機電路板上的芯片進行優(yōu)化布局，手持式干擾機的熱阻值減小，散熱變快。芯片的最高溫度降低了4.75%，可靠性得到了提高。

關(guān)鍵詞： 熱分析； 傅里葉變換； 最優(yōu)布局； 有限元分析

中圖分類號： TN305.94?34 文獻標(biāo)識碼： A 文章編號： 1004?373X（2016）19?0131?05

Abstract： According to the heat layout needs of the handheld jammer， the factors affecting on the thermal resistance are performed for priority division with Fourier series. The chips are successively placed according to the chips priority affecting on the thermal resistance to obtain the optimal layout scheme of the chips on the handhold jammer circuit board. The optimal layout scheme was simulated with the finite element analysis software ANSYS. The results show that the Fourier series used for optimal layout of the chips on the handheld jammer circuit board can reduce the thermal resistance of the handheld jammer and quicken the heat dissipation， the maximum temperature of the chip is reduced by 4.75%， and the reliability of the handheld jammer is improved.

Keywords： thermal analysis； Fourier transform； optimal layout； finite element analysis

0 引 言

手持式干擾機以其體積小、隱蔽性好、重量輕和性能優(yōu)良等顯著特點成為干擾衛(wèi)星信號的首選。但隨著手持式干擾機體積的縮小，其內(nèi)部元器件集成度越來越高，系統(tǒng)溫度也隨之越來越高。據(jù)統(tǒng)計，電子設(shè)備的主要失效形式就是熱失效。隨著溫度的增加，電子設(shè)備的失效率呈指數(shù)增長[1]。因此，對手持式干擾機電路板進行熱設(shè)計，提高電路的可靠性和壽命具有重要意義[2]。

電路板溫度升高的主要因素有以下幾個方面：電子元器件布局密集、使用大功率集成芯片、電子設(shè)備長時間工作等[2]。目前，通常采用大量的仿真求解熱傳導(dǎo)方程，然后通過改變某一個變量來了解其變化趨勢，馬靜等人通過元器件的布局優(yōu)化分析得到了合適的布局方案，對比分析了考慮散熱措施時的溫度場分布[3]，但是這種利用仿真的方法很難展現(xiàn)出其數(shù)學(xué)趨勢，并且需要大量的仿真工作。Wang P等人解釋了傅里葉級數(shù)的多個熱源，但是并沒有分析其幾何效應(yīng)的趨勢[4]。

本文提出一種傅里葉級數(shù)的熱阻分析方法，將不同布局下的芯片對熱阻的影響歸結(jié)到熱阻的系數(shù)矩陣上，利用改變芯片位置的方法將熱阻值控制到最小。最后通過有限元分析軟件ANSYS對布局優(yōu)化結(jié)果進行分析，以仿真實驗的方法驗證了所提出的熱布局優(yōu)化方法的有效性。

1 熱模型簡化分析

1.1 模型簡化假設(shè)

對手持式干擾機模型的假設(shè)包括兩個方面：一是對手持式干擾機電路板元器件簡化的假設(shè)；二是散熱條件的假設(shè)。

對手持式干擾機的電路板簡化包括兩個部分的內(nèi)容：對SMC/SMD的合理簡化；對PCB電路板的合理簡化。首先考慮對SMC/SMD的簡化替代。小外形的片式電容器、電阻器，由于其體積小，熱容量小，在工作中產(chǎn)生的熱量可以忽略，在進行計算時可將其作為質(zhì)量點加入到PCB基板上[5]。對于規(guī)則外形的發(fā)熱元器件，在計算時忽略其引腳以規(guī)則的幾何外形代替[6]。對于電路板的簡化，主要考慮其層數(shù)以及電路板上金屬布線對材料參數(shù)的影響。對于單一材料，其材料參數(shù)是各向同性的，但對于有金屬布線以及多層電路板，其材料參數(shù)將呈現(xiàn)各向異性[7]。對于各向異性材料的電路板，將采用平均材料參數(shù)的方法對其進行簡化。

對散熱條件的假設(shè)也包括兩部分內(nèi)容?？紤]到電路板的兩種散熱途徑：通過熱傳導(dǎo)將熱量分散到電路板上；通過熱對流將熱量分散到空氣中。在兼顧精度和計算量的情況下，對于給定材料的電路板，其熱傳導(dǎo)系數(shù)假設(shè)為常數(shù)；熱量在空氣中的熱對流系數(shù)假設(shè)為常數(shù)。因此，本文的分析中只考慮熱傳導(dǎo)、生熱率、對流系數(shù)和溫度這4個條件。

1.2 熱簡化模型的建立

在對手持式干擾機電路板進行簡化假設(shè)后，需要對電路板建立簡化模型。手持式干擾機電路板上主要有三個發(fā)熱芯片，分別為控制芯片、信號產(chǎn)生芯片和功放芯片?？刂菩酒瑸镾TM32F103，信號產(chǎn)生芯片為AD9854，功放芯片為TRF37C75，其具體尺寸和功耗見表1。

4 結(jié) 論

本文對影響熱阻的因素進行分析，通過將熱阻擴展成傅里葉級數(shù)的形式確定熱阻大小與發(fā)熱芯片位置的關(guān)系，得到了手持式干擾機電路板中芯片的最優(yōu)布局方案。根據(jù)優(yōu)化方案，利用有限元分析軟件對優(yōu)化前后的電路板最高溫度進行定量分析。結(jié)果表明，通過改變發(fā)熱芯片的位置可以有效降低手持式干擾機電路板的最高溫度，為低功耗小型化手持設(shè)備的電路板熱布局優(yōu)化提供了一種有效方法。

參考文獻

[1] 陳星，華樺，何凱，等.紅外焦平面探測器封裝結(jié)構(gòu)熱應(yīng)力分析[J].激光與紅外，2014（6）：645?648.

[2] 杜秀云，唐禎安.三維集成電路工作熱載荷工況的有限元仿真[J].系統(tǒng)仿真學(xué)報，2012（2）：289?292.

[3] 馬靜.基于ANSYS的板級電路熱分析及布局優(yōu)化設(shè)計[J].電子器件，2013（6）：802?805.

[4] WANG P， BAR?COHEN A， YANG B， et al. Analytical mode?ling of silicon thermoelectric microcooler [J]. Journal of applied physics， 2006， 100（1）： 1?13.

[5] 張巖，董剛，楊銀堂，等.考慮通孔橫向熱傳輸效應(yīng)的三維集成電路熱分析[J].計算物理，2013（5）：753?758.

[6] 田少欣，蘇中，馬曉飛，等.非完全陣列分布的電子元器件的熱布局優(yōu)化[J].電子元件與材料，2012（8）：69?71.

[7] 杜文雄，唐普英，王舒冰，等.基于有限元模型的三維集成電路熱分析[J].電子設(shè)計工程，2015（10）：79?82.

[8] 劉文廣，吳凡.基于APDL的PCB元件布局優(yōu)化[J].電子工藝技術(shù)，2009，30（3）：151?153.

[9] 徐玉珍，林維明.一種簡化變量的新型LED光電熱模型[J].光學(xué)學(xué)報，2013（5）：230?236.

[10] CHEN D L， CHEN T C， YANG P F， et al. Thermal resistance of side by side multi?chip package： thermal mode analysis [J]. Microelectronics reliability， 2015， 55（5）： 822?831.

[11] CHANG J Y， GUPTA A. Estimating the thermal interaction between multiple sideby?side chips on a multi?chip package [J]. Electron cooling， 2014（6）： 14?17.

[12] GALLOWAY J， OKPE T. Challenges in measuring theta jc for high thermal performance packages [J]. Electron cooling， 2014（5）： 22?27.

[13] JEDEC Solid State Technology Association. Thermal test environment modifications for multichip packages： JEDEC 51?51 [S]. US： JEDEC Solid State Technology Association， 2008.

[14] 王金蘭，仝良玉，劉培生，等.一種多芯片封裝（MCP）的熱仿真設(shè)計[J].計算機工程與科學(xué)，2012，34（4）：28?31.