陶瓷管殼設(shè)計及驗證過程研究

張 玲，田 澤

(1.中國航空工業(yè)集團公司 西安航空計算技術(shù)研究所，陜西 西安 710068;2.集成電路與微系統(tǒng)設(shè)計航空科技重點實驗室，陜西 西安 710068)

陶瓷管殼設(shè)計及驗證過程研究

張 玲1,2，田 澤1,2

(1.中國航空工業(yè)集團公司 西安航空計算技術(shù)研究所，陜西 西安 710068;2.集成電路與微系統(tǒng)設(shè)計航空科技重點實驗室，陜西 西安 710068)

隨著集成電路設(shè)計規(guī)模的不斷增加，管殼的設(shè)計也日趨復(fù)雜。通用管殼往往已經(jīng)無法滿足電氣、機械及可靠性要求，需要針對管芯的物理特性及要求進行管殼的定制。陶瓷管殼以其氣密性好，可以多層布線，絕緣阻抗高，熱膨脹系數(shù)與芯片接近等優(yōu)點，得到了越來越廣泛的應(yīng)用。文中從管殼的需求確認、管殼設(shè)計、管殼的仿真驗證三個方面對目前復(fù)雜陶瓷管殼設(shè)計過程進行了分析，研究了大規(guī)模集成電路陶瓷管殼需求確認、電設(shè)計、熱設(shè)計、機械設(shè)計、電學(xué)仿真、熱仿真及結(jié)構(gòu)仿真、板級仿真的過程及方法。

陶瓷管殼；管殼設(shè)計；仿真；陶瓷封裝

0 引 言

管殼是指承載半導(dǎo)體芯片、各種元件以及兩者集成的模塊、組件的包封體，隨著芯片復(fù)雜度的提高，管殼與芯片設(shè)計、制作趨于“一體化”，而成為器件的“有機”組成部分[1-2]。管殼對芯片起機械支撐和環(huán)境保護作用，實現(xiàn)芯片與外部的電、光信號連接，為芯片提供散熱通路和電磁輻射屏蔽。通常，管殼占電路90%以上的重量和體積，管殼的寄生參數(shù)和電性能影響著器件及電路性能的發(fā)揮，對器件及電路的性能有著至關(guān)重要的影響。

隨著集成電路設(shè)計規(guī)模的不斷增加，通用管殼往往無法滿足電氣、機械及可靠性要求，需要針對管芯的物理特性及要求進行定制管殼。常用的管殼材料有樹脂和陶瓷。兩種管殼各有優(yōu)缺點，但陶瓷管殼以其氣密性好，可以多層布線，絕緣阻抗高，熱膨脹系數(shù)與芯片接近等優(yōu)點大規(guī)模應(yīng)用于軍用電子領(lǐng)域。文中主要介紹大規(guī)模集成電路陶瓷管殼的設(shè)計、仿真、驗證過程及方法。

1 管殼設(shè)計過程

集成電路封裝設(shè)計的第一步是封裝形式的確認。若用戶有外形的特殊要求，需要從電路功耗、熱應(yīng)力、機械應(yīng)力等方面進行評估；如用戶無特殊要求，應(yīng)按照電路上的引出端的數(shù)量、芯片功耗及功耗分布、差分信號的布局等方面入手設(shè)計布局。另外值得一提的是，隨著集成度的不斷提高，芯片規(guī)模不斷增大，信號頻率也由原來不足百兆發(fā)展到GHz數(shù)量級，因此管殼的設(shè)計不得不考慮高速信號的等長、差分等的要求[3-4]。以下主要論述管殼的主要設(shè)計過程。

1)管殼需求。

依據(jù)芯片整體的環(huán)境要求、管芯大小、管腳頻率等確定管殼類型(陶瓷、塑封，F(xiàn)C-BGA、WB-BGA等)。

2)確認外形。

芯片外形的確認需要經(jīng)過以下步驟：

(1)確定關(guān)鍵信號要求：設(shè)計伊始，用戶方應(yīng)給出關(guān)鍵信號的要求，所謂關(guān)鍵信號主要包括高頻信號、差分信號、等長要求等；

(2)給出管芯管腳定義、坐標及芯片尺寸；

(3)評估功耗：評估功耗有助于管殼外形的決策，如是否加熱沉等；

(4)平面要求：為了盡量減少引出端的數(shù)量，可以在管殼內(nèi)部設(shè)計電源、地平面，這樣可以大大減少引出端的數(shù)量，減小管殼尺寸，進而提高可靠性；

(5)確定封裝形式：首先根據(jù)(1)-(4)的要求，給出芯片引出端的數(shù)量、間距、分布形式及面積，根據(jù)平面要求確定層數(shù)及厚度，綜合功耗要求，參考JEDEC及半導(dǎo)體集成電路總規(guī)范[5-6]等標準，最終確定管殼外形尺寸。

3)管殼的設(shè)計。

(1)電性能設(shè)計。

常規(guī)電性能設(shè)計主要包括引線電阻設(shè)計、絕緣電阻設(shè)計和布線延遲設(shè)計。

①引線電阻設(shè)計。

引線電阻設(shè)計采用方阻測算，如式(1)：

R=R□×(L/W)

(1)

式中：R為導(dǎo)通電阻(Ω)；R□為方塊電阻(Ω)；L為線條長度(mm)；W為線條寬度(mm)。

根據(jù)式(1)，通過合理設(shè)計方塊電阻、線條長度和寬度，可將封裝內(nèi)引線電阻控制在目標電阻內(nèi)。

②絕緣電阻設(shè)計。

絕緣電阻主要由表面電阻和體積電阻組成，其大小等效為表面電阻和體積電阻的并聯(lián)。表面電阻的大小主要決定于外殼的表面態(tài)，與所附著的灰塵、雜質(zhì)及水汽等有關(guān)。體積電阻的大小主要決定于封裝材料的內(nèi)部物質(zhì)結(jié)構(gòu)，即封裝材料的體積電阻率。公式如下：

Rv=ρv×l/S

(2)

式中，Rv為體積電阻(Ω)；ρv為體積電阻率(Ω·cm)；l為電極間距離(cm)；S為測試電極的有效面積(cm2)。

在保證封裝外殼的表面干凈且無水分附著的情況下，其表面電阻近似等效于測試環(huán)境的空氣的電阻，絕緣電阻主要取決于體積電阻。以CLGA類產(chǎn)品為例，選用90瓷，其體積電阻率為1×1 014 Ω·cm(100℃)，其焊盤相當于測試中的電極，布線間距即電極間距離。假設(shè)焊盤面積為6×10-3cm2，布線間距為1×10-2cm，則絕緣電阻約為1.67×1 014 Ω·cm。

③布線延遲設(shè)計。

單位長度布線延遲計算如下：

(3)

式中，Tpd為單位長度布線延遲(ns/cm)；εr為等效介電常數(shù)。

合理的布局布線可控制最大延遲，通過蛇形線等方式可將同組信號的延遲控制在目標延遲以內(nèi)。

(2)熱設(shè)計。

為避免工作狀態(tài)下芯片熱量的積累，需對封裝的散熱性能進行評估并合理設(shè)計，提高產(chǎn)品的熱可靠性。對有氣密性要求的大功率芯片而言，熱性能設(shè)計尤為重要。陶瓷封裝散熱方式主要通過陶瓷外殼將熱傳導(dǎo)到PCB板中，部分熱通過外殼和蓋板向空氣中傳導(dǎo)、對流及輻射而耗散掉。由此可見，決定封裝散熱性能的因素主要有四個方面：

①陶瓷封裝與芯片粘接材質(zhì)及界面；

②陶瓷封裝材料的傳熱性能；

③陶瓷封裝與PCB板的界面條件；

④陶瓷封裝的周圍環(huán)境影響。

目前常用的評估方法是采用有限元對封裝結(jié)殼熱阻進行仿真，根據(jù)仿真結(jié)果指導(dǎo)陶瓷封裝的熱設(shè)計，除了選用合適陶瓷材料，必要時需添加導(dǎo)熱孔和熱沉。

(3)機械性能設(shè)計。

為了提高陶瓷封裝的電路密度，應(yīng)用具有更多I/O管腳的高密度芯片，使得芯片與陶瓷封裝以及陶瓷封裝與PCB之間的互連增加了應(yīng)變，從而導(dǎo)致系統(tǒng)失效。因此，為了保證陶瓷封裝的可靠性，必須對封裝進行機械性能設(shè)計。

機械性能設(shè)計采用有限元方法對陶瓷封裝與芯片的互連、陶瓷封裝與PCB的互連以及陶瓷封裝本身的結(jié)構(gòu)等方面進行仿真，找出應(yīng)變較大及應(yīng)力集中部位，并針對性地對結(jié)構(gòu)和互連進行改進，避免機械失效。

2 管殼仿真驗證

1)電特性仿真。

管殼的數(shù)字信號設(shè)計及仿真通過CADENCE工具完成[7-8]，高頻及微波信號設(shè)計及仿真通過HFSS工具完成，電性能仿真主要是噪聲仿真，在管殼電設(shè)計中可采用以下方法抑制串擾噪聲：

(1)增加導(dǎo)體線間距，減小高頻信號線與相鄰信號線的平行長度；

(2)對于微帶傳輸線和帶狀傳輸線，將走線與地平面距離保持在0.25mm內(nèi)，可以顯著減小串擾；

(3)如布線空間允許，在串擾嚴重的兩線間插入接地走線，可以有效隔離干擾源的電磁波，從而減小串擾噪聲；

(4)重要的高速信號可設(shè)計成差分對，利用信號差分特性有效降低串擾影響；

(5)相鄰層的信號走線盡量按照正交布線，以減小耦合面積，降低串擾噪聲。

2)熱仿真及結(jié)構(gòu)仿真。

管殼的熱設(shè)計及結(jié)構(gòu)設(shè)計通過ANSYS工具完成，陶瓷封裝的熱特性一般采用結(jié)殼熱阻(θJC)來衡量，表示芯片到封裝外殼的散熱能力。因此熱仿真主要是通過有限元法方便地獲得芯片結(jié)溫、溫度分布等信息[9-11]，但在進行結(jié)殼熱阻仿真分析時，邊界條件的處理方法會對最終的結(jié)果造成很大的影響。

3)板級仿真。

除了設(shè)計仿真以外，為了保證管殼能夠滿足板級的使用要求，還應(yīng)提取測試板上器件及布線電參數(shù)進行板級仿真[12-14]，并根據(jù)仿真情況優(yōu)化外殼的設(shè)計。

板級仿真是進行信道優(yōu)化的關(guān)鍵步驟，包括印刷電路板引線、連接孔、線纜、連接器以及解耦電容等。非理想的信道因素主要包括插入損耗、反射以及串擾。

隨著傳輸速率的越來越高，傳輸過程中的信號損失將變得越來越嚴重，它們將產(chǎn)生信號衰減和碼間干擾，影響到信號的傳輸速率和傳輸誤碼率。因此，高速數(shù)據(jù)收發(fā)系統(tǒng)的設(shè)計必須充分考慮PCB設(shè)計各方面因素的影響，根據(jù)PCB的特性進行仿真，最終為芯片的設(shè)計優(yōu)化提供依據(jù)。板級仿真的關(guān)鍵是對信道進行建模。信道模型的精確性直接影響了管殼和所封裝芯片的設(shè)計精度。

傳統(tǒng)的分析方法將電路的所有參數(shù)，如阻抗、容抗、感抗都集中于空間的各個點上，即各個器件上。各點之間的信號是瞬間傳遞的。集總參數(shù)系統(tǒng)是一種理想化的模型。在高速電路中，實際情況是各種參數(shù)分布于電路所在空間的各處，當這種分散性造成的信號延遲時間與信號本身的變化時間相比已不能忽略的時侯，就不能再用理想化的模型來描述網(wǎng)絡(luò)。這時，信號是以電磁波的速度在信號通道上傳輸，信號通道(或者說是信號的連線)是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，是一個典型的分布參數(shù)系統(tǒng)。

綜上所述，隨著芯片工作頻率的不斷提高，板級仿真的重要性愈加凸顯。已分布式模型S參數(shù)為基礎(chǔ)板級模型提取，建模，并使用ADS等工具進行芯片聯(lián)合設(shè)計仿真，成為芯片設(shè)計過程中重要的環(huán)節(jié)。

3 結(jié)束語

在材料發(fā)展和工藝進步的不斷推動下，國產(chǎn)管殼的研制能力正逐步提升，國產(chǎn)陶瓷管殼已經(jīng)基本能夠滿足國內(nèi)產(chǎn)品的需求，已經(jīng)不需要像原來那樣把管殼當作黑盒子委外加工。文中闡述的管殼設(shè)計過程、驗證過程可以對設(shè)計單位保障陶瓷管殼設(shè)計的正確性起到積極作用。

[1]EdwardsD．芯片與封裝的協(xié)同設(shè)計可減少復(fù)雜設(shè)計的壓力[J].電子設(shè)計技術(shù)，2011,18(12):36-36．

[2] 陳 珊,蔡 堅,王 謙,等.數(shù)?；旌细咚偌呻娐贩庋b基板協(xié)同設(shè)計與驗證[J].半導(dǎo)體技術(shù),2015，40(7):542-546.

[3]WangM，MaramisH，TelianD，etal．Newtechniquesfordesigningandanalyzingmulti-gigahertzseriallinks[M]．SanFrancisco:DesignConCompany，2005．

[4]CaroselliJ．High-speedtransceiversrequiresystemsmodeling[EB/OL].2003-11-07．http://www/eetimes.com．

[5]JEDEC.Solidstateproductoutlines[M].[s.l.]:JEDEC,2005.

[6] 半導(dǎo)體集成電路總規(guī)范GJB597B-2012[S].北京:總裝備部軍標出版發(fā)行部,2005.

[7] 周潤景,偉 亭.Cadence高速電路設(shè)計與仿真[M].北京:電子工業(yè)出版社，2006．

[8] 李鵬飛,孟令軍,喬文生,等.基于Cadence的數(shù)據(jù)采集系統(tǒng)信號完整性仿真與優(yōu)化[J].電視技術(shù),2013，37(3):36-39.

[9]KandasamyR,MujumdarAS.Thermalanalysisofaflipchipceramicballgridarray(CBGA)package[J].MicroelectronicsReliability,2008,48:261-273.

[10] 賈松良，朱浩穎.集成電路陶瓷封裝熱阻R_(T-JC)的有限元分析[J].半導(dǎo)體技術(shù)，1997，12(6)：6-11.

[11] 仝良玉，蔣長順,張元偉,等.熱仿真設(shè)計在陶瓷封裝中的應(yīng)用研究[J].電子與封裝,2014，14(6):1-3.

[12] 黃盛林，姜海勛．高速混合PCB板的電磁兼容性設(shè)計[J].船電技術(shù)，2005，25(3):14-17．

[13] 陳 偉，姚天任,黃秋元,等.基于信號完整性理論的PCB仿真設(shè)計與分析研究[J].武漢理工大學(xué)學(xué)報：交通科學(xué)與工程版，2005，29(2)：273-276．

[14] 楊洪軍.信號完整性分析及其在高速PCB設(shè)計中的應(yīng)用[D]．成都:電子科技大學(xué)，2006．

Analysis of Design and Verification for Complex Ceramic Tube

ZHANG Ling1,2，TIAN Ze1,2

(1.AVIC Computing Technique Research Institute,Xi’an 710068,China；2.Key Laboratory of Aeronautics Science and Technology of Integrate Circuit and Micro-system Design,Xi’an 710068,China)

With the booming of chip’s complexity,tube design is becoming more and more complex.General tube has been unable to meet the electrical,mechanical and reliable requirements,needing customization in view of physical characteristics and requirements for tube core.For the reason of many advantages,such as good air tightness,multilayer writing,high insulation resistance and the very closely coefficient of thermal expansion to chip,ceramic tube has been used more widely.From three aspects including confirmation of requirements,tube design and tube verification,the procedure of design and verification of complex ceramic tube is analyzed and the method of requirements confirmation，electrical design，thermal design,mechanical design,simulation and verification for electrical,thermaland PCB structure is researched.

ceramic tube；tube design；simulation；ceramic packaging

2015-08-31

2015-12-09

時間：2016-05-25

中國航空工業(yè)集團公司創(chuàng)新基金(2010BD63111)

張 玲(1982-)，女，碩士，研究方向為項目管理；田 澤，博士,研究員，中國航空工業(yè)集團首席技術(shù)專家，研究方向為SoC設(shè)計、嵌入式系統(tǒng)設(shè)計、VLSI設(shè)計等。

http://www.cnki.net/kcms/detail/61.1450.TP.20160525.1700.004.html

TP39

A

1673-629X(2016)06-0155-03

10.3969/j.issn.1673-629X.2016.06.034