LTE-A手機(jī)接口電平自適應(yīng)測(cè)試電路的設(shè)計(jì)與研究*

黃學(xué)達(dá)，毛翔宇

（重慶郵電大學(xué)重郵信科通信技術(shù)有限公司，重慶400065）

?

LTE-A手機(jī)接口電平自適應(yīng)測(cè)試電路的設(shè)計(jì)與研究*

黃學(xué)達(dá)*，毛翔宇

（重慶郵電大學(xué)重郵信科通信技術(shù)有限公司，重慶400065）

摘要：為了解決LTE-A手機(jī)不同接口電平，需要使用不同測(cè)試板的問題，提出了基于分立電子元器件實(shí)現(xiàn)接口電平自適應(yīng)的設(shè)計(jì)方案，能夠自動(dòng)把CPU UART接口輸出的TTL電平轉(zhuǎn)換為1.8V，通過TTL轉(zhuǎn)USB的芯片，連接到電腦的USB接口上，滿足不同接口電平方案的LTE-A手機(jī)，可以采用同一塊測(cè)試電路轉(zhuǎn)換板，實(shí)現(xiàn)軟件開發(fā)和調(diào)試，并對(duì)測(cè)試電路硬件進(jìn)行了系統(tǒng)的測(cè)試。

關(guān)鍵詞：LTE-A手機(jī)；測(cè)試電路；接口電平；分立器件

項(xiàng)目來源：重慶市科委項(xiàng)目（cstc2013yykfc4003）

LTE-Advanced（LTE-A）是LTE的演進(jìn)版本，其目的是為滿足未來幾年內(nèi)無線通信市場(chǎng)的更高需求和更多應(yīng)用，滿足和超過IMT-Advanced的需求，同時(shí)還保持對(duì)LTE較好的后向兼容性。LTE-A采用了載波聚合（Carrier Aggregation）、上/下行多天線增強(qiáng)（Enhanced UL/DL MIMO）、多點(diǎn)協(xié)作傳輸（Coordi?nated Multi-point Tx&Rx）、中繼（Relay）、異構(gòu)網(wǎng)干擾協(xié)調(diào)增強(qiáng)（Enhanced Inter-cell Interference Coordina?tion forHeterogeneous Network）等關(guān)鍵技術(shù)，能大大提高無線通信系統(tǒng)的峰值數(shù)據(jù)速率、峰值頻譜效率、小區(qū)平均譜效率以及小區(qū)邊界用戶性能，同時(shí)也能提高整個(gè)網(wǎng)絡(luò)的組網(wǎng)效率，這使得LTE和LTE-A系統(tǒng)成為未來幾年內(nèi)無線通信發(fā)展的主流［1-5］。

LTE-A手機(jī)的軟件調(diào)試中，基帶芯片的UART接口輸出LOG信息通過轉(zhuǎn)換成USB信號(hào)，輸出到PC機(jī)，便于分析軟手機(jī)運(yùn)行中發(fā)生的問題，利于問題的快速定位。由于各家的LTE-A方案中，存在接口電平不一致的情況，有的接口電平為3.3 V，有的接口電平為1.8 V，這樣就需要準(zhǔn)備支持兩種接口電平的，UART轉(zhuǎn)USB接口的測(cè)試電路板，這樣既增加開發(fā)成本，以后LTE-A手機(jī)方案的接口電平日趨往1.8 V接口電平方向發(fā)展，造成前期3.3 V的UART轉(zhuǎn)USB測(cè)試板無法使用，也容易造成物料的浪費(fèi)，另外兩種接口電路的UART和USB測(cè)試板存在，在開發(fā)調(diào)試中存在將1.8 V接口的UART轉(zhuǎn)USB測(cè)試板用于3.3 V接口的LTE-A手機(jī)調(diào)試中，導(dǎo)致測(cè)試板燒壞，或者3.3 V接口的UART轉(zhuǎn)USB測(cè)試板用于1.8 V接口的LTE-A手機(jī)調(diào)試中，易造成LTE-A手機(jī)主板的損壞。本方案可以自動(dòng)檢測(cè)LTE-A手機(jī)的接口電平，無需額外操作，測(cè)試板可以自己適配LTE-A手機(jī)的接口電平，滿足LTE-A手機(jī)的軟硬件調(diào)試需要。

1　LTE-A手機(jī)系統(tǒng)方案介紹

LTE-A手機(jī)硬件框圖如圖1所示，外接WIFI/BT/ FM和GPS模塊，支持重力加速度，陀螺儀，電子羅盤，接近光和環(huán)境光傳感器，支持前、后攝像頭，支持6 inch MIPI接口的LCD顯示屏以及集成電容觸摸屏，外加RF Transceiver和FEM，支持LTE-A雙天線。通過兩組UART接口分別輸出AP和CP的LOG信息，用于軟件調(diào)試中的問題分析和定位，UART的接口電平可以是1.8 V也可以是3.0 V，受處理器的IO電源域控制。

圖1　LTE-A手機(jī)系統(tǒng)結(jié)構(gòu)框圖

2　接口電平自適應(yīng)電路設(shè)計(jì)

如圖2所示，UART轉(zhuǎn)USB接口測(cè)試板的主芯片采用FTDI公司的FT4232H，支持4路UART接口，接口數(shù)率最大支持12 M baud，USB接口支持USB2.0高速（480 Mbit/s），內(nèi)部集成一個(gè)3.3 V轉(zhuǎn)1.8 V的LDO，為CORE提供電源，IO電壓為3.3 V供電時(shí)，UART接口電壓為3.3 V，IO電壓為1.8 V供電時(shí)，UART接口為1.8 V。由于LTE-A手機(jī)的軟件調(diào)試，UART輸出LOG信息，主要是從TXD輸出，故本方案只考慮UART的TXD通過FT4232H轉(zhuǎn)成USB信號(hào)，最大支持4路UART信號(hào)的轉(zhuǎn)換［6］。

其余電路介紹：

（1）D1、D2、D3、D4是二極管，防止后面的控制信號(hào)倒灌，任何一路UART的TXD信號(hào)輸入過來，高電平狀態(tài)時(shí)，會(huì)導(dǎo)致其中一個(gè)二極管導(dǎo)通；

（2）電容C1用于儲(chǔ)能，保證在UART的TXD輸出低電平時(shí)，使比較器“+端”電平能保持，避免U1 FT4232H的供電被改變；

（3）電阻R1用于限流，防止在插入U(xiǎn)ART轉(zhuǎn)USB測(cè)試板的瞬間，由于C1的存在，對(duì)C1充電瞬間電流過大，導(dǎo)致芯片損壞；

（4）比較器U2，“-端”接參考電平，通過R3和R4分壓，參考電平為2 V，當(dāng)“+端”輸入電平為3.0 V時(shí)，比較器輸出高電平，當(dāng)“+端”輸入電平為1.8 V時(shí)，比較器輸出低電平；

（5）三極管U4、U5用于控制1.8 V和3.0 V的電源到U1 FT4232H的VCCIO的通斷；

（6）反相器U3確保三極管U4、U5同時(shí)只導(dǎo)通一個(gè)；

（7）LED1和LED2選用不同顏色的指示燈，支持U1的VCCIO供電電壓狀態(tài)，1.8 V供電時(shí)，LED1燈滅，LED2燈亮，3.0 V供電時(shí)，LED1燈亮，LED2燈滅；

（8）電阻R9，R10，R11，R12，可以確保UART轉(zhuǎn)USB測(cè)試板上電后，三極管U4導(dǎo)通，U1FT4232H的默認(rèn)接口電平狀態(tài)為1.8 V。

接口電平自適應(yīng)電路的實(shí)現(xiàn)原理：

當(dāng)UART跟蹤板上電后，比較器U2輸出低電平，反相器U3輸出為高電平，此時(shí)U4導(dǎo)通，U5斷開，VC?CIO為1.8 V，這個(gè)時(shí)候接入LTE-A手機(jī)，會(huì)根據(jù)UART的TXD信號(hào)，控制U1FT4232H的VCCIO電源電壓的變化，以適配LTE-A手機(jī)的UART信號(hào)接口電平［7-9］。

圖2　接口電平自適應(yīng)電路示意圖

3　接口電平自適應(yīng)電路測(cè)試

UART轉(zhuǎn)USB接口的接口電平自適應(yīng)電路測(cè)試主要關(guān)注如圖2所示的A、B、C、D電電壓測(cè)試，測(cè)試電路的上電功能測(cè)試，不同接口電平的不同波特率情況下，UART數(shù)據(jù)發(fā)送測(cè)試等方面。

由于該接口電平自適應(yīng)電路中電平變化的關(guān)鍵點(diǎn)如圖2所示中的n2點(diǎn)，當(dāng)LTE-A終端的一路UART發(fā)送數(shù)據(jù)0x00時(shí)，重點(diǎn)關(guān)于n2點(diǎn)的電壓變化情況，就可以知道U1 FT4232H的VCCIO電壓變化情況。

UART轉(zhuǎn)USB接口的測(cè)試板由PC機(jī)的VBUS供電，經(jīng)過內(nèi)部的電平轉(zhuǎn)換輸出3.3 V電壓，接U1FT4232H的相關(guān)管腳，此時(shí)該測(cè)試板默認(rèn)接口信號(hào)的電平為1.8 V，當(dāng)外部接上接口電平為3.3 V的LTE-A手機(jī)后，分別測(cè)試波特率為9 600 bit/s和8 Mbit/s時(shí)，接口電平自適應(yīng)電路工作是否正常。

圖3　LTE-A終端UART波特率為9600時(shí)接口電路關(guān)鍵點(diǎn)波形

如圖3所示，黃色為L(zhǎng)TE-A手機(jī)的UART TXD在波特率為9 600的波形，圖中波形高電平為3.3 V；綠色為n2點(diǎn)的波形變化，測(cè)試中UART TXD上有1.5 V左右電平，當(dāng)未接27 kW下拉電阻，導(dǎo)致二極管Dx導(dǎo)通（D1~D4中任何一路）n2點(diǎn)電壓約為1 V左右，如果接27 kW下拉電阻，n2點(diǎn)電壓接近0，另外可以發(fā)現(xiàn)該點(diǎn)電壓是逐漸上升，當(dāng)n2點(diǎn)電壓大于2 V時(shí)，比較器U2輸出高電平，三極管U4截止，三極管U5導(dǎo)通，U1FT4232H的供電電源VCCIO為3.3 V；即藍(lán)色的波形由1.8 V跳變到3.3 V，為U1 FT4232H的VCCIO電源電壓，由圖中還可以發(fā)現(xiàn)，當(dāng)UART發(fā)送數(shù)據(jù)到U1 FT4232H的VCCIO電壓由1.8 V變?yōu)?.3 V需要約3.48 ms；紅色為VBUS電源電壓，一致為5.0 V。

圖4　LTE-A終端UART波特率為8M時(shí)接口電路關(guān)鍵點(diǎn)波形

如圖4所示，第1行波形為L(zhǎng)TE-A的UART TXD信號(hào)波形，第2行波形為n2點(diǎn)信號(hào)波形，第3行波形為D點(diǎn)U1 FT4232H的VCCIO電源電壓波形，第4行波形為VBUS波形。由圖4可以發(fā)現(xiàn)與UART波特率為9 600 bit/s時(shí)，U1 FT4232H的VCCIO電源電壓的變化情況是一致的，只是VCCIO電壓由1.8 V上升為3.3 V的時(shí)間約為4.48 ms，另外紅色VBUS為0，是因?yàn)楸緶y(cè)試中的3.3 V采用LTE-A手機(jī)主板上的3.3 V供電，未使用VBUS，故一致為0。

4　結(jié)論

根據(jù)此方案設(shè)計(jì)的LTE-A手機(jī)軟件調(diào)試板，極大的方便了不同接口電平的LTE-A手機(jī)高效的進(jìn)行研發(fā)調(diào)試，在開發(fā)調(diào)試中，可以采用同一個(gè)UART 轉(zhuǎn)USB接口的測(cè)試電路板，測(cè)試電路板實(shí)現(xiàn)接口電平的自動(dòng)轉(zhuǎn)換，提高了LTE-A手機(jī)開發(fā)的效率，產(chǎn)生較好的經(jīng)濟(jì)效益。

參考文獻(xiàn)：

［1］林輝，焦慧穎，等. LTE-Advanced關(guān)鍵技術(shù)詳解［M］.北京：人民郵電出版社，2012:5-20.

［2］沈嘉，索士強(qiáng)，全海洋，等. 3GPP長(zhǎng)期演進(jìn)（LTE）技術(shù)原理與系統(tǒng)設(shè)計(jì)［M］.北京：人民郵電出版社，2008:18-33.

［3］3GPP TR 36.912.Feasibility Study for Further Advancements for E-UTRA（LTE-Advanced）［Z］. 09，2009:8-15.

［4］ITU-R WP 5D/580-E. Submission of TD-LTE-Advanced for IMTAdvanced Candidate Technology［Z］. 10，2009.

［5］張長(zhǎng)青. TD-LTE演進(jìn)型分組核心網(wǎng)技術(shù)分析［J］.移動(dòng)通信，2013（8）：51-57.

［6］FTDI Chip. FT4232H Datasheet Version 2.10［Z］. 2010.

［7］呂江萍，陳遠(yuǎn)金，等.集成電路中接口電路的可靠性設(shè)計(jì)［J］.電子與封裝，2014（3）：41-45.

［8］梁修榮.一種基于自適應(yīng)閾值選擇的干擾檢測(cè)方法［J］.電子器件，2014，4（37）：701-706.

［9］童向杰，徐錚，等.工程設(shè)計(jì)中的典型信號(hào)完整性問題及其設(shè)計(jì)策略［J］.電子器件，2014，6（37）：1155-1161.

黃學(xué)達(dá)（1978-），男，漢，四川宜賓人，重慶郵電大學(xué)，工程師，主要研究方向?yàn)長(zhǎng)TE-A終端產(chǎn)品硬件研究，huangxue?da@163.com。

Design of High-Speed Data Transmission Circuit Based on the CML

MA Fang，REN Yongfeng*，SHAN Yanhu，PENG Qiaojun

（North University of China，State Key Laboratory of Electronic Testing Technology，Taiyuan 030051，China）

Abstract：A design of high-speed data transmission circuit based on the CML data transfer standard was proposed，which is an important developing for the present situation of the increasingly larger amount of data and faster data transmission speed. The circuit combines FPGA controller and TLK1501 as protocol chip whose internal encoding method is 8 bit/10 bit and interface standards is CML to realize high speed data transmission. It amended the logic control due to the timing constraints of the clock signal and solved the problem of bit errors due to the distortion of the internal clock. The experimental results show that the circuit has a high stability and reliability.

Key words：CML；Timing constraints；8 b/10 b encoding；TLK1501

doi：EEACC：621010.3969/j.issn.1005-9490.2016.01.020

收稿日期：2015-01-16修改日期：2015-02-03

中圖分類號(hào)：TN41

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1005-9490（2016）01-0090-04