ARM+FPGA架構(gòu)的北斗導(dǎo)航接收機(jī)電源管理設(shè)計(jì)

盧蘭蘭,馬洪濤,王曉君

(河北科技大學(xué)信息科學(xué)與工程學(xué)院,石家莊050018)

ARM+FPGA架構(gòu)的北斗導(dǎo)航接收機(jī)電源管理設(shè)計(jì)

盧蘭蘭,馬洪濤,王曉君

(河北科技大學(xué)信息科學(xué)與工程學(xué)院,石家莊050018)

電源在導(dǎo)航接收機(jī)中起著極其重要的作用。在研究導(dǎo)航接收機(jī)工作原理的基礎(chǔ)上,提出了一種基于ARM+FPGA架構(gòu)的導(dǎo)航接收機(jī)的電源設(shè)計(jì)方案。該方案以ARM+FPGA的導(dǎo)航接收機(jī)的電源需求為基礎(chǔ),結(jié)合ARM Cortex A8 AM3354和FPGA Virtex 6 365T的供電特點(diǎn)和供電需求,設(shè)計(jì)出適合此導(dǎo)航接收機(jī)系統(tǒng)的電源方案。實(shí)踐證明此方案是可行的,能夠達(dá)到該導(dǎo)航接收機(jī)的各項(xiàng)電壓指標(biāo),且測(cè)試結(jié)果在允許的誤差范圍之內(nèi)。

電源設(shè)計(jì);導(dǎo)航接收機(jī);ARM;FPGA

引 言

繼北斗定位系統(tǒng)成[1]為世界公認(rèn)第三個(gè)成熟定位導(dǎo)航系統(tǒng)之后,導(dǎo)航產(chǎn)業(yè)[2-3]迸發(fā)出更加強(qiáng)大的活力,并廣泛應(yīng)用于建筑、軍工、海洋、太空等領(lǐng)域,深刻影響和改變著人類的生產(chǎn)與生活。

無(wú)論是在導(dǎo)航系統(tǒng)設(shè)計(jì)[4]還是其他電子產(chǎn)品的設(shè)計(jì)中,電源都起著至關(guān)重要的作用。ARM處理器、FPGA (現(xiàn)場(chǎng)可編程門陣列)器件較為昂貴,如果電源設(shè)計(jì)[5]不合理,會(huì)造成嚴(yán)重的后果。比如說(shuō),電源供電不足,直接造成輸出電流的不足,FPGA器件輸出就與正常情況下的輸出有所不同,會(huì)造成邏輯上的錯(cuò)誤;更嚴(yán)重的將導(dǎo)致整個(gè)板子不能正常工作。本系統(tǒng)中的電源供電具有～低電壓、大電流的特點(diǎn),由于ARM核電壓為1.1 V、FPGA核電壓為1 V、ARM I/O電壓為3.3 V、FPGA I/O電壓為2.5 V,電流可以達(dá)到安培級(jí)別;設(shè)計(jì)中還需要考慮頻率[6]對(duì)電源工作的影響等?；谶@樣的供電特點(diǎn)和供電需求,設(shè)計(jì)出適合此導(dǎo)航接收機(jī)系統(tǒng)的電源方案[7]。

1 基于ARM+FPGA架構(gòu)的導(dǎo)航接收機(jī)電源設(shè)計(jì)方案

1.1 系統(tǒng)電源方案

導(dǎo)航接收機(jī)的電源系統(tǒng)具有寬電壓輸入、低電壓輸出、電壓類型多樣化的特點(diǎn)。所謂的寬電壓輸入,是指輸入電壓變化范圍較大,為8～16 V?；谶@樣的供電特點(diǎn),首先將輸入電壓經(jīng)LM2576電源轉(zhuǎn)換模塊,將電壓轉(zhuǎn)換為5 V,再經(jīng)LTC3616IUDD和LT3976EUDD電源轉(zhuǎn)換芯片轉(zhuǎn)換成ARM和FPGA需要的電壓。對(duì)于FPGA這種對(duì)供電有著嚴(yán)格需求的器件來(lái)講,必須增加一些過(guò)壓保護(hù)措施。因?yàn)殇囯姵剌斎腚妷悍秶?～16 V之間,且LM2576電源轉(zhuǎn)換模塊輸入電壓最高可達(dá)40 V,所以不需要再添加過(guò)壓保護(hù)電路。

圖1給出了整體電源系統(tǒng)框圖?？梢钥闯?北斗導(dǎo)航接收機(jī)系統(tǒng)需要的電壓類型有1 V、1.1 V、3.3 V、2.5 V幾種電壓類型。其中FPGA核電壓值是1 V,ARM核電壓值是1.1 V,FPGA I/O電壓值是3.3 V,ARM I/O電壓值是2.5 V。輸出電壓類型多,且輸出電壓低,最低可以達(dá)到1 V。

圖1 電源系統(tǒng)框圖

1.2 電源轉(zhuǎn)換芯片選擇

FPGA是一種低電壓、大電流、大功率的芯片,為了適應(yīng)它的供電要求,且達(dá)到電壓轉(zhuǎn)換效率高的要求,選用了DC-DC的開關(guān)電源[8]芯片LTC3616IUDD和LT3976EUDD。開關(guān)電源轉(zhuǎn)換芯片與傳統(tǒng)電源[9-11]相比,具有轉(zhuǎn)換效率高的特點(diǎn)。

鋰電池輸入電壓經(jīng)LM2576電源轉(zhuǎn)換芯片將電壓轉(zhuǎn)換為5 V,解決了寬電壓輸入的需求。再經(jīng)LTC3616IUDD電源轉(zhuǎn)換芯片將電壓分別轉(zhuǎn)換成1 V和1.1 V,經(jīng)LT3976EUDD電源轉(zhuǎn)換芯片將電壓分別轉(zhuǎn)換為3.3 V和2.5 V,滿足了電壓類型多和低電壓輸出的需求。LM2576外圍電路簡(jiǎn)單,應(yīng)用成熟,轉(zhuǎn)換效率高。LTC3616IUDD非常適合于固定低電壓輸入應(yīng)用, LM2576電源轉(zhuǎn)換模塊將輸入電壓轉(zhuǎn)換為5 V,符合LTC3616IUDD的輸入要求。LT3976EUDD電源轉(zhuǎn)換芯片轉(zhuǎn)換效率高,且輸出紋波低,可以低至16 m V。

1.3 過(guò)流保護(hù)和過(guò)熱保護(hù)

為了符合FPGA的低電壓、大電流的供電特點(diǎn),要求必須有過(guò)壓保護(hù)、過(guò)流保護(hù)、過(guò)熱保護(hù)等一系列熱保護(hù)電路,才能為后續(xù)供電提供可靠的保證。

LTC3616IUDD DC-DC電源轉(zhuǎn)換芯片和LT3976EUDD DC-DC電源轉(zhuǎn)換芯片內(nèi)部帶有過(guò)流保護(hù)和過(guò)熱保護(hù)[12]功能。LTC3616IUDD電源轉(zhuǎn)換芯片的過(guò)流保護(hù)由電流比較器、誤差比較器等構(gòu)成。當(dāng)負(fù)載電流增大到一定數(shù)值時(shí),將引起電流比較器跳閘并且關(guān)斷輸入電源開關(guān),以實(shí)現(xiàn)過(guò)流保護(hù)的功能。誤差比較器主要是進(jìn)行一系列校準(zhǔn)功能,直到平均電流和新的負(fù)載電流相匹配。LT3976EUDD電源轉(zhuǎn)換芯片的過(guò)流保護(hù)原理和LTC3616IUDD電源轉(zhuǎn)換芯片的過(guò)流保護(hù)原理類似,都是采用電流比較器和誤差比較器實(shí)現(xiàn)過(guò)流保護(hù)和過(guò)熱保護(hù)的功能。

1.4 上電順序控制

由于FPGA有著嚴(yán)格的供電要求,其上電是有順序的,先是內(nèi)核電壓VCCINT上電,再是VCCO上電。本設(shè)計(jì)中,VCCINT可以直接上電,沒(méi)有加延遲;VCCO電壓則是經(jīng)過(guò)幾十ms的延遲再啟動(dòng),此延遲過(guò)程是通過(guò)一個(gè)電阻和電容并聯(lián)去控制使能EN端,最終達(dá)到延遲的目的。系統(tǒng)上電后,先用萬(wàn)用表測(cè)試5 V、3.3 V、2.5 V、1 V、1.1 V電壓是否正常,若正常,再插JTAG線進(jìn)行程序的下載、調(diào)試。ARM也類似,先是核電壓?jiǎn)?dòng),核電壓起來(lái)之后,外設(shè)根據(jù)需要配置相應(yīng)的時(shí)鐘就可以加電。

2 單元電路設(shè)計(jì)

2.1 LM2576電路設(shè)計(jì)

LM2576系列開關(guān)穩(wěn)壓電源具有可靠的工作性能、較高的工作效率和較強(qiáng)的輸出電流驅(qū)動(dòng)能力,且該芯片應(yīng)用成熟,為導(dǎo)航接收機(jī)系統(tǒng)的穩(wěn)定提供了有力的支持。LM2576電源轉(zhuǎn)換芯片的轉(zhuǎn)換效率最高可以達(dá)到89%,且待機(jī)功率小。圖2是LM2576的相關(guān)電路設(shè)計(jì)。設(shè)計(jì)中LM2576具體應(yīng)用電路中的每個(gè)參數(shù)都是根據(jù)實(shí)際情況計(jì)算出來(lái)的。電感L1的選擇與LM2576芯片的輸入輸出電壓、負(fù)載電流等數(shù)值有關(guān)。電路中的輸入電容一般在100μF左右,二極管D1的額定電流值應(yīng)大于最大負(fù)載電流的1.2倍,考慮到負(fù)載短路的情況,二極管的電流應(yīng)大于LM2576的最大電流限制?？紤]到以上情況和實(shí)際應(yīng)用,選用IN5822肖特基二極管。

圖2 LM2576轉(zhuǎn)換電路設(shè)計(jì)

2.2 LTC3616IUDD電路設(shè)計(jì)

LTC系列電源轉(zhuǎn)換芯片適合于散熱較小的器件使用,FPGA和ARM內(nèi)核電壓較小,散熱也較小,正好符合要求。經(jīng)電源轉(zhuǎn)換芯片轉(zhuǎn)換后的電壓里不免有一些諧波分量,經(jīng)濾波后,就可以供FPGA和ARM核心電壓供電。LTC3616IUDD電源轉(zhuǎn)換芯片轉(zhuǎn)換效率高,符合要求。

圖3是LTC3616IUDD的相關(guān)電路設(shè)計(jì),將5 V電壓轉(zhuǎn)換為1 V,其RUN端連接了一個(gè)電阻,起保護(hù)電路的作用,核電壓無(wú)延遲,可以直接上電。

設(shè)計(jì)中L1、R3、R4值的大小和輸出電壓的大小、工作頻率等數(shù)值有關(guān),其他電阻、電感的參數(shù)一般情況下不需要改動(dòng)。L1的計(jì)算公式:

式中,vout為輸出電壓,vin為輸入電壓,fsw為開關(guān)頻率。R3、R4的阻值只要一個(gè)確定,另一個(gè)也就確定了,其關(guān)系式是R3=R4×(vout/0.6-1)

圖3 LTC3616IUDD轉(zhuǎn)換電路設(shè)計(jì)

2.3 LT3976EUDD電路設(shè)計(jì)

AM3354 I/O供電電壓是3.3 V,FPGA Vitrtex-6 365T I/O供電電壓為2.5 V。FPGA處理完底層信號(hào)后,將通過(guò)EMIF接口將信號(hào)傳送給ARM,由于存在I/O供電電壓不一致的問(wèn)題,所以需要LT3976EUDD電源轉(zhuǎn)換芯片將其分別轉(zhuǎn)換為2.5 V和3.3 V。圖4是LT3976EUDD電源轉(zhuǎn)換芯片的相關(guān)電路設(shè)計(jì)。

圖4 LT3976EUDD轉(zhuǎn)換電路設(shè)計(jì)

LT3976EUDD電源轉(zhuǎn)換芯片的延遲過(guò)程是通過(guò)一個(gè)電阻和電容并聯(lián)去控制使能EN端,最終達(dá)到延遲的目的,延遲的時(shí)間長(zhǎng)短由R1和C4的大小決定。

設(shè)計(jì)中L1、R4、R6值的大小和輸出電壓的大小、工作頻率等數(shù)值有關(guān),其他電阻、電感的參數(shù)一般情況下不需要改動(dòng)。L1的計(jì)算公式:

式中vout為輸出電壓;vin是二極管擊穿電壓,一般取vin=0.5 V;fsw為開關(guān)頻率,fsw的值和R2的值的大小有關(guān),一旦R2的值確定了,fsw的值也就確定了。

R4、R6的取值關(guān)系式為:

3 測(cè)試結(jié)果

為驗(yàn)證本設(shè)計(jì)的正確性,將系統(tǒng)上電后進(jìn)行測(cè)試。按照FPGA嚴(yán)格的上電順序,先是內(nèi)核電壓VCCINT上電,再是VCCO上電。系統(tǒng)上電后,先用萬(wàn)用表測(cè)試5 V、3.3 V、2.5 V、1 V、1.1 V電壓,若電壓正常,再插JTAG線進(jìn)行程序的下載、調(diào)試。實(shí)驗(yàn)表明,各路電源在輸入電壓從8～16 V變化時(shí),輸出穩(wěn)定度[13]與電壓偏差情況在芯片電壓允許范圍,各路電壓均能正常工作。

結(jié) 語(yǔ)

本文提出了一種北斗導(dǎo)航接收機(jī)的電源設(shè)計(jì)[14]方案,且經(jīng)多次實(shí)驗(yàn)測(cè)試,該電源設(shè)計(jì)準(zhǔn)確無(wú)誤,各路電源在輸入電壓從8～16 V變化時(shí),輸出穩(wěn)定度與電壓偏差情況在芯片電壓允許范圍,各電路均能正常工作。以輸入電壓12 V為例,實(shí)際測(cè)試結(jié)果,1 V、1.1 V、2.5 V、3.3 V輸出電壓的波紋最大峰峰值分別為20 m V、27 m V、33 m V、28 m V。以ARM輸出電流為例,實(shí)際測(cè)試結(jié)果,ARM在正常模式下,輸出電流的波紋[15]最大峰峰值分別為93 m A、95 m A、99 m A、96 m A、97 m A;待機(jī)模式下,輸出電流的波紋最大峰峰值分別為90μA、98μA、96μA、94μA、95μA。直接連接基于FPGA +ARM的北斗接收機(jī)測(cè)試時(shí),可以正常對(duì)FPGA與ARM的主芯片和I/O接口進(jìn)行供電,導(dǎo)航接收機(jī)工作穩(wěn)定,能夠?qū)崟r(shí)實(shí)現(xiàn)導(dǎo)航定位、測(cè)速、授時(shí)等功能。

[1]葛榜軍,贠敏.發(fā)展北斗導(dǎo)航產(chǎn)業(yè)的思考[J].衛(wèi)星應(yīng)用, 2014(6):29-30.

[2]呂晶,李廣俠,于永.衛(wèi)星導(dǎo)航技術(shù)專題講座[J].軍事通信技術(shù),2009,30(3):95-99.

[3]李樹洲,王黨衛(wèi).衛(wèi)星導(dǎo)航接收機(jī)技術(shù)發(fā)展趨勢(shì)分析[J].現(xiàn)代導(dǎo)航,2014,37(5):1-5.

[4]謝鋼.GPS原理與接收機(jī)設(shè)計(jì)[M].北京:電子工業(yè)出版社, 2009.

[5]馬洪濤,沙占友,周芬萍.開關(guān)電源制作與調(diào)試[M].北京:中國(guó)電力出版社,2010.

[6]Bolsens,Bruno.High frequency analysis of a switching mode power supply,IEEE Industrial Electronics Society,November 5,2007.

[7]沙占友,李瑋.開斷電源輸入端保護(hù)元件及電路設(shè)計(jì)[J].電源應(yīng)用技術(shù),2009,11(11):1-3.

[8]Kaiwei Yao,Yuancheng Ren,Jia Wei,et,al.Lee.A Family of Buck Type DC-DC Converters with Autotransformers. Proc of IEEE APEC’03 Page(s):114～120.

[9]方舟.通信高頻開關(guān)電源的現(xiàn)狀及展望[J].電源世界,2015 (10).

[10]杜承啟.國(guó)內(nèi)外電源變換器的新發(fā)展[J].電源技術(shù),2004 (4):257.

[11]江超,王又青,胡少六.開關(guān)電源技術(shù)概況及其發(fā)展展望[J].電工技術(shù),2001(9).

[12]李維,吳兆耀,余波.一種具有過(guò)充過(guò)載保護(hù)功能的蓄電池充電器設(shè)計(jì)[J].四川教育學(xué)院學(xué)報(bào),2012,28(7):120-121.

[13]劉亞?wèn)|.高頻開關(guān)電源中的電磁干擾問(wèn)題及抑制措施[J].信息技術(shù),2008(9):117-120.

[14]王兆安,劉進(jìn)軍.電力電子技術(shù)[M].5版.北京:機(jī)械工業(yè)出版社,2013.

[15]張波,徐波.零壓零流開關(guān)電源的研究與應(yīng)用[J].電源技術(shù)應(yīng)用,2000(11).

盧蘭蘭(在讀研究生)、王曉君(教授),主要研究方向?yàn)樾l(wèi)星應(yīng)用技術(shù);馬洪濤(副教授),主要研究方向?yàn)橹悄芑瘍x器儀表、電力電子技術(shù)。

Power Management Design of Beidou Navigation Receiver Based on ARM+FPGA

Lu Lanlan,Ma Hongtao,Wang Xiaojun
(School of Information Science and Engineering,Hebei University of Science&Technology,Shijiazhuang 050018,China)

The power plays an important role in the navigation receiver.A power design scheme of navigation receiver which is based on ARM+FPGA is proposed after researching the principle of navigation receiver.The scheme satisfies the supply voltage characteristics and requirements.Combining the power supply and demand characteristics of ARM Cortex-A8 AM3354 and FPGA Virtex-6 365T,the power scheme for navigation receiver system is proposed.The experiment results prove that the scheme is available in practice,and it can achieve the power requirements of navigation receiver.In addition,the test results are within the allowable error range.

power design;navigation receiver;ARM;FPGA

TP334

:A

楊迪娜

2016-07-12)