混合集成電路測(cè)試硬件電路測(cè)試板的設(shè)計(jì)研究

西安科技大學(xué)高新學(xué)院　閆文莉

混合集成電路測(cè)試硬件電路測(cè)試板的設(shè)計(jì)研究

西安科技大學(xué)高新學(xué)院閆文莉

在當(dāng)前的社會(huì)當(dāng)中，隨著科技的不斷進(jìn)步，在混合集成電路領(lǐng)域中，取得了極大的進(jìn)展。在集成電路產(chǎn)業(yè)鏈當(dāng)中，混合集成電路測(cè)試是一項(xiàng)十分重要的工作，對(duì)于電路設(shè)計(jì)指標(biāo)滿足要求來說，有著關(guān)鍵性的保障作用。在IC產(chǎn)業(yè)當(dāng)中，混合集成電路測(cè)試技術(shù)更是具有支撐性的作用，而在IC驗(yàn)證測(cè)試當(dāng)中，混合集成電路自動(dòng)測(cè)試設(shè)備非常重要，其中，硬件電路測(cè)試板更是一個(gè)重要的元件。因此，本文對(duì)混合集成電路測(cè)試硬件電路測(cè)試板的設(shè)計(jì)進(jìn)行了研究。

混合集成電路；測(cè)試硬件；電路測(cè)試板；設(shè)計(jì)

前言

隨著科技的發(fā)展，在集成電路領(lǐng)域中，其制造工藝不斷提升，新品集成度也大大增強(qiáng)，在一個(gè)單片IC晶體管當(dāng)中，就能夠達(dá)到數(shù)億甚至數(shù)十億的集成數(shù)量。在這樣的情況下，傳統(tǒng)的測(cè)試方法已經(jīng)難以滿足實(shí)際應(yīng)用的需求。及程度越高、完成功能越多的芯片，就需要進(jìn)行更高精度、更多參數(shù)的測(cè)試，測(cè)試復(fù)雜度自然有所提升。而在我國當(dāng)前的眾多測(cè)試儀器當(dāng)中，測(cè)試功能普遍不夠全面，只能單獨(dú)進(jìn)行數(shù)字量或模擬量的測(cè)試。所以，有必要對(duì)混合集成電路測(cè)試硬件電路測(cè)試板進(jìn)行有效的設(shè)計(jì)。

1.混合集成電路測(cè)試的概念

在混合集成電路當(dāng)中，包含了數(shù)字成分、模擬成分等，所以混合集成電路測(cè)試屬于一個(gè)新的領(lǐng)域。在混合集成電路的輸入輸出當(dāng)中，可能是模擬信號(hào)，也可能是數(shù)字信號(hào)。所以，除了數(shù)字集成電路功能測(cè)試模塊以外，還必須具備很多其它的模塊［1］。其中，模擬捕獲模塊也叫做波形數(shù)字化模塊，在待測(cè)器件中，如果輸出模擬信號(hào)的結(jié)果，利用模擬捕獲模塊對(duì)測(cè)試返回結(jié)果進(jìn)行捕獲，從而對(duì)靜態(tài)參數(shù)值進(jìn)行計(jì)算。頻譜分析模塊基于返回屆時(shí)結(jié)果，對(duì)頻率成分進(jìn)行分離，利用頻率成分，對(duì)待測(cè)器件動(dòng)態(tài)參數(shù)進(jìn)行計(jì)算。任意信號(hào)發(fā)生模塊在模擬輸入待測(cè)器件中，能夠?qū)χ贫▍?shù)模擬信號(hào)進(jìn)行提供。在混合集成電路測(cè)試當(dāng)中，在待測(cè)器件數(shù)字輸入端口，利用引腳電子對(duì)時(shí)序信息數(shù)字信號(hào)進(jìn)行提供，并捕獲待測(cè)器件數(shù)字輸出結(jié)果。

2.混合集成電路測(cè)試的原理

基于半導(dǎo)體工藝技術(shù)，可以將TTL工藝電路、CMOS工藝電路設(shè)計(jì)在同一個(gè)芯片上。因而對(duì)于一個(gè)晶圓片中，對(duì)數(shù)字電路、模擬電路同時(shí)實(shí)現(xiàn)的問題進(jìn)行有效的解決。因而產(chǎn)生了混合信號(hào)集成電路，在設(shè)計(jì)應(yīng)用中能夠發(fā)揮出良好的作用。而為了滿足其實(shí)際應(yīng)用性能，應(yīng)當(dāng)對(duì)電路進(jìn)行必要的測(cè)試。在當(dāng)前的混合集成電路中，包含了SOC電路、內(nèi)嵌微處理器、調(diào)制解調(diào)器、ADC/DAC、模擬比較器等。其主要的電路特征是同時(shí)包含了模擬信號(hào)電路、數(shù)字信號(hào)電路，并且兩種信號(hào)之間，存在著函數(shù)關(guān)系。在混合電路輸入輸出周期之間，也具有密切的聯(lián)系，并且其參數(shù)特點(diǎn)也不同于單一的模擬電路、數(shù)字電路［2］。例如，在ADC、DAC當(dāng)中，同時(shí)包含了數(shù)字電路、模擬電路的部分，都是在嚴(yán)格的時(shí)間周期之內(nèi)，完成相應(yīng)的轉(zhuǎn)換，而單獨(dú)的模擬電路、數(shù)字電路等則并不相同。

隨著SOC技術(shù)的發(fā)展，在單片可編程邏輯門陣列當(dāng)中，除了對(duì)可編程邏輯單元進(jìn)行集成以外，還包括了IP模塊、寄存器、時(shí)鐘管理模塊、DSP等部分。其中的可編程邏輯單元數(shù)量很多，因而在設(shè)計(jì)系統(tǒng)當(dāng)中，能夠?qū)﹄娐愤M(jìn)行有效的簡化，在內(nèi)編程當(dāng)中，能夠完成大量數(shù)字電路，具有可靠、穩(wěn)定的性能。由于對(duì)DSP進(jìn)行了集成，因而其數(shù)據(jù)處理能力也得到了相應(yīng)的提升。所以，在測(cè)試板系統(tǒng)的設(shè)計(jì)當(dāng)中，可以對(duì)可編程邏輯門陣列進(jìn)行應(yīng)用。在混合集成電路的測(cè)試過程中，首先是芯片的設(shè)計(jì)到出廠測(cè)試在晶圓片、成品的測(cè)試中，在器件封裝、工藝制造之后，測(cè)試其參數(shù)、功能是否滿足要求。在芯片性能測(cè)試中，需要先后進(jìn)行O/S測(cè)試、靜態(tài)參數(shù)測(cè)試、動(dòng)態(tài)參數(shù)測(cè)試等［3］。

3.混合集成電路測(cè)試控制邏輯設(shè)計(jì)

在測(cè)試板的應(yīng)用當(dāng)中，首先需要對(duì)完成控制機(jī)的控制，例如對(duì)上位機(jī)設(shè)置測(cè)試向量、測(cè)試參數(shù)等進(jìn)行下載。在測(cè)試結(jié)束之后，對(duì)捕捉存儲(chǔ)器當(dāng)中的測(cè)試結(jié)果進(jìn)行讀取。其中，測(cè)試板能夠自動(dòng)運(yùn)行后續(xù)的過程，基于FPGA的控制，自動(dòng)進(jìn)行測(cè)試工作，在捕捉存儲(chǔ)器中存儲(chǔ)捕捉到的結(jié)果、控制捕捉測(cè)試結(jié)果、給被測(cè)器件施加格式化編碼、對(duì)測(cè)試矢量進(jìn)行讀取等。在選擇控制芯片的過程當(dāng)中，應(yīng)當(dāng)在滿足實(shí)際應(yīng)用需求的基礎(chǔ)上，對(duì)低功耗、低成本等進(jìn)行充分的考慮，充分的比較同類產(chǎn)品，最終做出相應(yīng)的選擇。在設(shè)計(jì)當(dāng)中，可以分開控制模擬部分、數(shù)字部分［4］。

采用不同的控制芯片，分別對(duì)捕獲存儲(chǔ)器和矢量存儲(chǔ)器的讀寫控制，數(shù)字激勵(lì)的產(chǎn)生、數(shù)字捕獲模塊的控制，以及模擬捕獲模塊的控制、精密測(cè)試單元等進(jìn)行控制?；谙鄳?yīng)的開發(fā)平臺(tái)，工程師能夠?qū)Ω鞣N操作進(jìn)行編程，根據(jù)軟件提供的價(jià)格、性能、資源等信息，對(duì)器件進(jìn)行選擇，根據(jù)自己的需求，對(duì)具有較高性價(jià)比的產(chǎn)品進(jìn)行選擇。在輸入設(shè)計(jì)當(dāng)中，可以對(duì)狂徒輸入、硬件描述語言、以及其它語言設(shè)計(jì)的文件進(jìn)行導(dǎo)入。利用功能方針功能，可以對(duì)設(shè)計(jì)功能正確性進(jìn)行驗(yàn)證；利用時(shí)序仿真，可以對(duì)實(shí)際工作狀態(tài)進(jìn)行模擬，從而發(fā)現(xiàn)系統(tǒng)中可能存在的問題，及時(shí)的進(jìn)行解決處理。

4.混合集成電路硬件測(cè)試板平臺(tái)設(shè)計(jì)

在混合集成電路硬件測(cè)試板平臺(tái)的設(shè)計(jì)中，測(cè)試板應(yīng)當(dāng)為每板32個(gè)測(cè)試通道，因而利用四個(gè)板，能夠滿足128個(gè)測(cè)試通道的要求。測(cè)試通道應(yīng)具有8V的輸出驅(qū)動(dòng)電壓和7V的比較輸出驅(qū)動(dòng)電壓。捕捉存儲(chǔ)器應(yīng)具有1M×64bits的深度，圖形則應(yīng)具有1M×96bits的深度。在精密測(cè)量單元中，具有每板4個(gè)通道，并且能夠擴(kuò)展為16個(gè)［5］。在模塊設(shè)計(jì)中，包含了精密測(cè)量單元、任意信號(hào)發(fā)生器、數(shù)字信號(hào)產(chǎn)生、模擬捕獲模塊、數(shù)字捕捉模塊等。在測(cè)試板電路設(shè)計(jì)中，融入了箱梁存儲(chǔ)器、捕捉存儲(chǔ)器、現(xiàn)場可編程門陣列、精密測(cè)量單元、模擬捕獲模塊、測(cè)試通道模塊、程控電源模塊等。在數(shù)字信號(hào)產(chǎn)生模塊中，應(yīng)當(dāng)滿足每板32個(gè)數(shù)字信號(hào)產(chǎn)生通道，最高應(yīng)達(dá)到10MHz的輸出頻率。在數(shù)字信號(hào)產(chǎn)生電路設(shè)計(jì)中，在向量存儲(chǔ)器當(dāng)中對(duì)向量進(jìn)行讀取，格式化編碼之后，對(duì)有效數(shù)字驅(qū)動(dòng)信號(hào)進(jìn)行生成和輸出。

在數(shù)字捕獲模塊當(dāng)中，包含了捕獲存儲(chǔ)器、FPGA邏輯電路、窗口比較器等電路。在測(cè)試板捕捉存儲(chǔ)器中，具有1M的存儲(chǔ)深度，每板擁有測(cè)試通道為32個(gè)，可以作為輸入捕獲口、激勵(lì)口等進(jìn)行應(yīng)用。程控電源的設(shè)計(jì)中，應(yīng)當(dāng)達(dá)到8V的輸出驅(qū)動(dòng)參考電壓，7V的窗口比較器電壓，對(duì)32輸入可調(diào)電壓輸出進(jìn)行提供。在程控電源的電路設(shè)計(jì)中，首先選擇相應(yīng)的數(shù)模轉(zhuǎn)換器件，然后設(shè)計(jì)程控電源電路［6］。在精密測(cè)量單元的設(shè)計(jì)當(dāng)中，應(yīng)當(dāng)確保每板4個(gè)精密電源輸出數(shù)量，并能夠擴(kuò)展為16個(gè)通道。提供的電壓應(yīng)當(dāng)達(dá)到±10V的范圍?？晒┻x擇的電流應(yīng)當(dāng)包括5mA、2mA、200uA、20uA、5uA等不同標(biāo)準(zhǔn)。在模擬捕獲模塊的設(shè)計(jì)中，應(yīng)當(dāng)達(dá)到20VP-P的模擬捕捉輸入電壓，1M×64bits的捕捉存儲(chǔ)器深度，100MSPS的模擬捕獲電路采樣率，10MHz的輸入電壓寬帶，以及32個(gè)模擬捕獲通道和16bits的分辨率。

5.結(jié)論

在當(dāng)前的電子電路領(lǐng)域當(dāng)中，隨著技術(shù)的不斷發(fā)展進(jìn)步，混合集成電路正在得到越來越廣泛的應(yīng)用，在各個(gè)領(lǐng)域當(dāng)中，都發(fā)揮了不可替代的關(guān)鍵作用。而隨著混合集成電路復(fù)雜度的不斷提高，為了更好的確保混合集成電路的性能和質(zhì)量，應(yīng)當(dāng)對(duì)混合集成電路測(cè)試硬件電路測(cè)試板進(jìn)行妥善的設(shè)計(jì)，基于對(duì)混合集成電路測(cè)試概念和基本原理的理解和認(rèn)識(shí)，在混合集成電路測(cè)試控制邏輯、硬件測(cè)試板平臺(tái)等方面，進(jìn)行妥善的設(shè)計(jì)。通過對(duì)混合集成電路各方面性能的準(zhǔn)確測(cè)試，確?；旌霞呻娐纺軌虻玫礁玫陌l(fā)展和應(yīng)用。

［1］李軒冕，劉倩，胡勇.混合集成電路測(cè)試系統(tǒng)校準(zhǔn)裝置架構(gòu)設(shè)計(jì)［J］.計(jì)算機(jī)與數(shù)字工程，2015（1）：10-13+35.

［2］孫宇，唐銳，王小強(qiáng).大規(guī)模集成電路測(cè)試程序質(zhì)量控制方法研究［J］.電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2015（4）：55-59.

［3］唐俊剛，袁建虎，安立周，韓濤.基于在線測(cè)試的工程裝備電路檢測(cè)系統(tǒng)硬件設(shè)計(jì)［J］.機(jī)械，2015（9）：68-73.

［4］黃世震，陳麗紅.一種基于RS485的SoC產(chǎn)品測(cè)試平臺(tái)的設(shè)計(jì)［J］.電子器件，2012（3）：309-312.