非對稱雙柵結(jié)構(gòu)a-Si:H薄膜晶體管溝道電勢統(tǒng)一模型*

秦劍　姚若河

(華南理工大學(xué) 電子與信息學(xué)院, 廣東 廣州 510640)

?

非對稱雙柵結(jié)構(gòu)a-Si:H薄膜晶體管溝道電勢統(tǒng)一模型*

秦劍姚若河?

(華南理工大學(xué) 電子與信息學(xué)院, 廣東 廣州 510640)

摘要：針對非對稱雙柵結(jié)構(gòu)的非晶硅薄膜晶體管,根據(jù)高斯定理建立了表面勢與背電勢隨柵壓變化的隱含關(guān)聯(lián)方程組,通過求解一維泊松方程推導(dǎo)了前、背柵壓獨立偏置條件下統(tǒng)一的溝道電勢模型.該模型所需參數(shù)可由實驗直接提取,數(shù)值擬合量少,在特定條件下可簡化為對稱雙柵模型.在此基礎(chǔ)上,文中利用數(shù)學(xué)變換及Lambert W函數(shù)提出了表面勢與柵壓隱含方程的近似求解方法.數(shù)值模擬結(jié)果顯示,該方法具有良好的數(shù)值收斂特性,可直接用于器件仿真軟件的初值設(shè)定,有效提升了模型自洽解的運算效率.

關(guān)鍵詞：非對稱雙柵薄膜晶體管;表面勢;氫化非晶硅;陷阱態(tài);近似解

相對單柵而言,雙柵結(jié)構(gòu)的非晶態(tài)薄膜晶體管(TFT)由于場效應(yīng)遷移率高、亞閾特性好、驅(qū)動能力強等優(yōu)點而受到業(yè)界的重視,已廣泛應(yīng)用于大面積有源矩陣液晶面板、有源矩陣式有機發(fā)光二極管顯示器(AMOLED)等領(lǐng)域[1-2].建立獨立偏置條件下完整的溝道電勢模型對研究不同溝道界面特性、量化有源層內(nèi)電場分布及構(gòu)建器件相關(guān)緊致物理模型具有重要的意義.Baudrand等[3]最早利用有限元差分方法對雙柵結(jié)構(gòu)的薄膜晶體管溝道電勢進行求解,但計算量大使其應(yīng)用受到一定的限制,較少用于器件的電路仿真與設(shè)計.Young[4]提出的模型為描述類似結(jié)構(gòu)的絕緣層上硅(SOI)器件短溝效應(yīng)及準二維閾值電壓模型的建立提供了有效途徑,但該模型建立在全耗盡近似的基礎(chǔ)上,并不適用于本征或輕摻雜特性的非晶類半導(dǎo)體器件.此外,a-Si:H中存在的大量隨能級變化的復(fù)雜陷阱態(tài)密度也為建模帶來了困難.在前、背柵壓及柵絕緣層厚度完全相等的前提下,文獻[5]給出了對稱雙柵結(jié)構(gòu)a-Si:H TFT(sDG a-Si:H TFT)表面勢與中點電勢的準解析模型,有效提升了模型自洽解的運算效率.然而,近年來隨著雙柵TFT器件結(jié)構(gòu)的不斷優(yōu)化,前、背柵絕緣層介電系數(shù)與厚度并不嚴格相等,在雙柵相互獨立的偏置模式下(Vgf≠Vgb),上述對稱特性將被打破,由此得到的電勢模型將不再適用.

從目前的文獻來看,雙柵TFT非對稱特性研究局限于不同絕緣柵厚度或界面材料對器件電學(xué)特性的影響[6-8],獨立柵壓交互影響下溝道電勢與薄膜厚度及陷阱態(tài)密度之間的量化關(guān)系尚不明確,完備的溝道電勢模型亦未見報道.此外,現(xiàn)有模型大多假設(shè)有源層厚度無限厚以忽略體內(nèi)電勢與電場的連續(xù)變化,并不適用于預(yù)測具有更薄有源層厚度的電勢變化及其對器件電學(xué)特性的影響.

針對以上問題,文中運用等效特征溫度近似方法[5]對前序工作進行擴展.首先運用高斯定理建立了溝道電勢隨柵壓變化的隱含關(guān)聯(lián)方程組；然后應(yīng)用圖解法及LambertW函數(shù)給出隱含方程中表面勢與背電勢的近似求解方法,推導(dǎo)得到了獨立偏置條件下統(tǒng)一的溝道電勢模型；最后通過二維器件仿真軟件驗證該模型的有效性,并對該模型嵌入仿真器后的運算效率進行了估算.

1物理模型及求解

首先建立非對稱雙柵a-Si:H TFT(aDG a-Si:H TFT)器件的結(jié)構(gòu)模型,如圖1所示,其中Y軸為溝道電流方向,X軸為垂直于溝道的縱向電場方向,tSi、toxf及toxb分別為器件的有源層及前、后背柵厚度.與傳統(tǒng)反交疊單柵結(jié)構(gòu)的a-Si:H TFT不同[9],雙柵結(jié)構(gòu)的a-Si:H TFT在源、漏電極淀積成型后,還需繼續(xù)淀積一層Si:Nx絕緣層,第2柵極(前柵)以對應(yīng)第1柵極(背柵)的方式形成于源、漏電極之上.文中重點研究前、背柵絕緣層厚度不相等且驅(qū)動模式相互獨立的情況下表面勢與背點電勢隨偏置變化的一般規(guī)律,并做如下假設(shè)[10-11]:①基于一維的緩變溝道近似(GCA)成立,即?φ/?x??φ/?y;②a-Si:H硅膜為本征/輕摻雜N型半導(dǎo)體材料且有源層厚度大于10 nm,忽略由超薄溝道引發(fā)的量子效應(yīng)的影響.

當考慮受主深能態(tài)與帶尾態(tài)兩部分時,a-Si:H陷阱態(tài)密度分布函數(shù)呈現(xiàn)雙指數(shù)特性[12],即

(1)

式中,E為陷阱態(tài)能級,gd、gt分別為深能態(tài)和帶尾態(tài)在導(dǎo)帶邊界處的有效態(tài)密度,Td、Tt分別為深能態(tài)和帶尾態(tài)的特征溫度,k為玻爾茲曼常數(shù),EC為導(dǎo)帶能級.a-Si:H薄膜的陷阱態(tài)荷電密度表示為

(2)

式中,EV為價帶能級, f(E)為費米-狄拉克分布(F-D)函數(shù).自由電子濃度表示為

(3)

式中,Efn為電子準費米能級,T為當前溫度.綜合考慮自由載流子與陷阱態(tài)密度的影響,在垂直于溝道的X軸方向上構(gòu)建一維泊松方程,可得

(4)

式中,φ為電勢,q為元電荷電量,εSi為a-Si:H的介電常數(shù).為了更好地研究不同偏置條件下表面勢與背電勢的變化規(guī)律,文中引入等效特征溫度近似方法[13],結(jié)合式(1)-(4)可得

(5)

式中,TE、Neff分別為等效特征溫度及界面處等效荷電量密度,φch為溝道電勢,EFO為體費米能級.

Neff在不同偏置范圍內(nèi)由下列分段函數(shù)給出,即

(6)

圖1　非對稱氫化非晶硅雙柵薄膜晶體管的剖面結(jié)構(gòu)示意圖Fig.1　Schematic diagram of asymetrical a-Si:H dual gate TFT cross section

(7)

式中,C1為積分引入的常數(shù)項,作為前-背柵獨立偏置條件下交互耦合的參數(shù)特性.與對稱雙柵結(jié)構(gòu)不同,對于驅(qū)動狀態(tài)相互獨立的非對稱雙柵a-Si:HTFT而言,存在下列一般化的邊界條件,即

φ(0)=φs

(8)

φ(tSi)=φb

(9)

文中定義頂部絕緣層與有源層界面處的電勢為表面勢φs,底部絕緣層與有源層界面處為背電勢φb,設(shè)絕大部分柵壓降落于柵絕緣層Si:Nx/a-Si:H界面處,應(yīng)用高斯定理有

εSiF(0)=(εoxf/toxf)[φs-(Vgf-VFBf)]

(10)

εSiF(tSi)=-(εoxb/toxb)[φb-(Vgb-VFBb)]

(11)

(12)

H=2kTENeff/εSi

(13)

(14)

(15)

因此,前柵與背柵電勢值可由下列相互關(guān)聯(lián)方程組決定:

(16)

(17)

將式(16)代入式(17),整理展開可得

(Vg2-VFBb)=0

(18)

注意到式(18)為一個僅包含表面勢φs且與背柵偏壓Vgb2直接關(guān)聯(lián)的隱含方程,形式十分復(fù)雜,無法直接獲得對應(yīng)的解析解,進一步求解該方程必須借助Newton-Raphson(NR)迭代算法,此外還需提供物理意義明確的方程初始解.這將消耗大量的計算資源,同時無法保證解的收斂性.為此,文中給出了一種新方法來對上述關(guān)聯(lián)方程組進行近似求解.

以前柵為參考點,即在x=0處,由式(7)有

(19)

將式(19)代入式(10),整理可得

(20)

在x=tSi處背柵有類似的等式成立.容易看出,式(19)中引入的參數(shù)C1綜合體現(xiàn)了前-背柵壓相互耦合的關(guān)聯(lián)特性,與式(14)(參數(shù)G)的本質(zhì)是一致的,但數(shù)值上相差一個關(guān)聯(lián)系數(shù)H,即C1=G/H,其中H由式(13)給出.令G′=-HC1,文中借助圖解法分析式(20)等號兩側(cè)的參變量,如圖2所示.圖中曲線LHS表示式(20)等號左側(cè)的平方項,曲線RHS為右側(cè)G′與指數(shù)項的和,交點處為不同柵偏壓環(huán)境下方程的解.圖2表明,隨著前柵偏壓由小到大逐漸增加,方程的解主要由RHS指數(shù)項部分主導(dǎo),而與耦合變量G′的相關(guān)性漸漸降低.特別地,當G′=0時,背柵壓影響消失,自由載流子僅在前柵絕緣層與硅膜界面處非常薄的位置處積累,體電勢與電場的變化被合理忽略,式(20)簡化為單柵結(jié)構(gòu)的a-Si:HTFT形式[14].

圖2　式(20)各部分圖形化求解示意圖Fig.2　Schematic diagram of graphical solution for each part of Eq.(20)

進一步觀察式(20),令z=(G/H)exp(-qφs/(kTE)).應(yīng)用LambertW函數(shù)[10],則存在表面勢隱含方程:

φs(z)=(Vgf-VFBf)-2kTE/q·

結(jié)合上述分析,令z=0,有

(21)

式(21)可視為表面勢隨前柵壓變化的近似解析解,借助式(17)可獲得關(guān)聯(lián)電勢φb的數(shù)值解.此外,對于對稱型雙柵結(jié)構(gòu)的a-Si:HTFT,由于前、背柵電壓大小及絕緣層厚度完全相等,即Vgf=Vbf,toxf=toxb,電勢在接近有源層中點位置的梯度變化接近為0,電場反向變化.運用特定的邊界條件:φ(0)=φ(tSi)=φs,φ(tSi/2)=φo,φ′(tSi/2)=0,關(guān)聯(lián)方程組(16)、(17)可簡化為

(22)

(23)

(24)

注意到式(22)成立的充分條件為γ=0,則表面勢由下列等式?jīng)Q定:

(25)

式中,θ由式(15)給出.盡管式(25)也需要迭代求解,但與非對稱情形下隱含方程(18)相比已大為簡化.作為上述情形的特例,文獻[5]使用分區(qū)方法給出了上述方程組的近似解析解.

下面利用已獲得的表面勢與背電勢數(shù)值解進一步分析非對稱雙柵結(jié)構(gòu)對器件閾值電壓的調(diào)制影響.以背柵Vgb2恒定偏置于閾值電壓附近為例,分析前柵Vgf1對閾值電壓的影響.綜合考慮雙柵界面(a-Si:H/Si:Nx)電場及有源層內(nèi)電場項,有

εoxbF(tSi)-εSiFs=-Ctbφb

(26)

εoxfF(0)-εSiFs=Ctfφs

(27)

式中,Fs為有源層體內(nèi)有效電場,F(0)、F(tSi)分別由式(10)及式(11)給出,Ctb、Ctf為考慮陷阱態(tài)密度的等效電容,與式(6)給出的等效陷阱態(tài)密度相關(guān).當背柵偏置較小時,器件工作在弱積累態(tài),載流子在界面處的一維變化梯度(x軸)遠超體內(nèi),近似存在φs-φb=Fs/tSi,進一步聯(lián)立式(10)、(11)、(26)、(27),有

(28)

式中,Coxf=εoxf/toxf,Coxb=εoxb/toxb,Cs=εSi/tSi.反之有類似的結(jié)論.式(28)表明,非對稱雙柵TFT結(jié)構(gòu)中頂柵與低柵對器件閾值電壓的調(diào)制影響并不相同,平移閾值量主要與絕緣層介電常數(shù)及相對厚度比值、有源層厚度及陷阱態(tài)密度相關(guān).對于典型的非對稱雙柵結(jié)構(gòu)a-Si:HTFT,式(28)等號右邊的值在0.16~0.18之間,與具體的器件尺寸及制備工藝相關(guān),此預(yù)測與文獻[15]提取的實驗數(shù)據(jù)是近似一致的.

2實驗結(jié)果及討論

為驗證文中模型的有效性,基于二維半導(dǎo)體器件仿真軟件MEDICI對上述物理模型進行模擬.其中a-DGa-Si:HTFT器件結(jié)構(gòu)如圖1所示,有源層網(wǎng)格設(shè)置(MESH)及相關(guān)物理模型調(diào)用與文獻[16]一致.模型建立在前、背柵壓獨立偏置條件下非對稱器件結(jié)構(gòu)的基礎(chǔ)上,即Vg1≠Vg2,toxf≠toxb.a-Si:H局域陷阱態(tài)密度及相關(guān)物理參數(shù)提取方法見文獻[17],具體參數(shù)設(shè)置如下:gt=2.1×1022cm-3eV-1,gd=8.68×1018cm-3eV-1,Td=997K,Tt=285K,Nc=1.05×1019cm-3,ε0=8.85×10-14F/cm,εSi=1.05×10-12F/cm,εoxf=εoxb=5.75×10-13F/cm.

圖3　φs及φb的模型近似解與數(shù)值模擬結(jié)果對比Fig.3　Comparison of φsand φb between the approximate solu-tion by the model and the numerical simulation results

設(shè)計如下模型進行測試實驗:a-DG a-Si:H TFT器件尺寸toxf=250 nm,toxb=400 nm,tSi=60 nm;偏置滿足背柵壓Vgb=0 V,漏電壓Vds=0 V;前柵壓Vg1從0 V掃描至11 V,離散間隔為0.25 V,分別求解表面勢φs與背電勢φb.MEDICI數(shù)值模擬結(jié)果與模型近似求解結(jié)果繪于圖3.其中表面勢近似解φs由式(21)給出,背電勢φb由關(guān)聯(lián)等式(17)給出.圖3表明,模型給出的表面勢近似解與數(shù)值模擬結(jié)果十分接近,兩者的絕對誤差項隨柵壓的增加快速下降至10-5左右的數(shù)量級,顯示了模型的有效性.主要誤差項源自等效特征溫度在從亞閾到開啟區(qū)過渡過程中引發(fā)的計算誤差.此外,由于背柵壓Vgb恒定,背電勢φb被鉗制在某一固定數(shù)值范圍內(nèi),基本上不受前柵壓變化的影響,這與式(17)的預(yù)測結(jié)果相一致,文獻[7]從實驗的角度給出了類似的結(jié)論.特別指出,模型中除體費米能級EFO、前/后柵平帶電壓VFBf及VFBb需數(shù)值擬合外,其余參數(shù)均可從a-Si:H 硅膜中由相關(guān)物理實驗直接提取,具有明確的物理意義,并非數(shù)值擬合量.

為了進一步估算模型嵌入AIM-SPICE中的運行速度,在一臺雙核Pentium IV + 4 GB內(nèi)存PC機、Maple環(huán)境下基于NR迭代思路將上述實驗循環(huán)1 000次,采用不同方法對隱含關(guān)聯(lián)方程(16)、(17)進行數(shù)值求解,收斂條件為誤差數(shù)值項低于10-11.測試結(jié)果見表1.表1表明,給定偏置條件下,兩種方法均能使表面勢有效收斂,但因受到隨機初始解等因素的影響,文中方法完成一次循環(huán)所需計算時間比文獻[18]中二階NR方法平均減少65.7%,單個偏置節(jié)點對背電勢的解算具有類似的特性.由此可見,文中方法收斂速度更為迅速,有效降低了模型自洽解的求解時間,十分適合于器件的電路設(shè)計與仿真分析.

表1兩種方法的測試結(jié)果比較

Table 1　Comparison of test results between two methods

為了將表面勢近似解結(jié)果應(yīng)用在器件的緊湊電流模型中,文中對式(21)關(guān)于柵壓微分項的連續(xù)性進行驗證,結(jié)果繪于圖4.圖4表明,該微分項在整個柵壓范圍內(nèi)是連續(xù)的,同時滿足先增大后逐步減小的規(guī)律,低柵壓條件下,曲線的峰值處可近似作為器件由弱積累向強積累狀態(tài)轉(zhuǎn)變的開始.

圖4　不同溝道電勢下與Vg1-VFBf的關(guān)系Fig.4　Relationship between and Vg1-VFBf with diffe-rent channel potentials

圖5　不同背柵偏置條件下φs與φb隨Vg1-VFBf的變化Fig.5　Changes of φs and φb with Vg1-VFBf under different back gate bias conditions

圖5給出了不同背柵偏置下表面勢及背電勢隨前柵壓(Vg1-VFBf)的變化情況,其中toxf=250 nm,toxb=400 nm.圖5表明,表面勢隨柵壓的增大持續(xù)變大,在開啟區(qū)域內(nèi)依然呈現(xiàn)緩慢增長的趨勢,而背電勢隨柵壓的變化梯度在器件整個工作區(qū)域內(nèi)遠小于表面勢,在開啟區(qū)范圍內(nèi)基本上可認為被釘扎在一個固定的電勢值上,該電勢值由帶尾態(tài)密度及有源層厚度共同決定,文獻[5]給出了對稱型雙柵情況下該電勢值的解析表達式.

圖6給出了非對稱條件下不同有源層厚度的表面勢與背電勢隨前柵壓的變化情況,其中toxf=toxb=200 mm,Vgb=0 V,有源層厚度與陷阱態(tài)參數(shù)與圖3相同.圖6表明,在相同界面陷阱態(tài)密度下,有源層越薄,電勢在垂直于溝道方向上的變化梯度越陡.隨著柵壓的進一步增大,自由電子濃度在表面處隨表面勢呈指數(shù)形式快速增長,這種差異性逐漸縮小,這與器件的二維仿真結(jié)果相一致[11].

圖6　非對稱條件下φs與φb隨Vg1-VFBf的變化Fig.6　Changes of φsand φbwith Vg1-VFBfunder asymmetrical condition

圖7給出了不同有源層厚度下對稱雙柵器件表面勢與中點電勢隨柵壓的變化情況.圖7表明,有源層越厚,體內(nèi)釘扎的電勢值越低.此外,亞閾環(huán)境下,表面勢與中點電勢的數(shù)值差隨有源層厚度的減小顯著增加,顯示了自由電子在a-Si:H/Si:Nx界面處的快速積累.隨著柵壓的增大,界面處快速增長的自由電子對外電場形成屏蔽效應(yīng),有源層厚度對表面勢的影響基本上可以忽略,與圖6示出的結(jié)論相同.由于a-Si:H存在大量的陷阱態(tài),在亞閾環(huán)境下表面勢與有效偏壓的比值遠低于1,器件工作在弱積累狀態(tài),亞閾斜率由界面處深能陷阱態(tài)密度主導(dǎo),并不存在體反型態(tài),這一特性應(yīng)與全耗盡DG MOSFETs有所區(qū)分[19].

圖7　對稱條件下φs與φb隨Vg1-VFBf的變化Fig.7　Changes of φsand φbwith Vg1-VFBf under symmetrical condition

3結(jié)論

應(yīng)用等效特征溫度近似方法,文中推導(dǎo)得到了獨立偏置條件下aDG a-Si:H TFT統(tǒng)一的溝道電勢模型,提出了溝道電勢與柵壓隱含關(guān)聯(lián)方程的近似求解方法.數(shù)值模擬結(jié)果表明:表面勢在垂直于溝道方向上的變化梯度遠大于背電勢,背電勢在開啟區(qū)被認為近似地釘扎在一個固定的數(shù)值上;前、后柵級對器件閾值電壓的調(diào)制影響并不一致,平移閾值量取決于雙柵絕緣層介電常數(shù)及相對厚度的比率、有源層厚度及界面陷阱態(tài)密度;文中模型所需擬合參數(shù)少,在特定條件下可簡化為對稱雙柵的情形,文中給出的表面勢近似解與數(shù)值模擬結(jié)果間的絕對誤差隨柵壓增長快速收斂至10-5左右,可直接用于器件模擬軟件的初值設(shè)定,有效提升模型自洽解的解算效率.下一步將利用此結(jié)果建立基于表面勢的器件緊致漏電流模型.

參考文獻:

[1]TAKECHI K,IWAMATSU S,YAHAGI T,et al.Characterization of top-gate effects in amorphous InGaZnO4thin-film transistors using a dual-gate structure [J].Japanese Journal of Applied Physics,2012,51(10):104201/1-7.

[2]LI Xiuling,GENG Di,MATIVENGA M,et al.High-speed dual-gate a-IGZO TFT-based circuits with top-gate offset structure [J].IEEE Electron Device Letters,2014,35(4):461- 463.

[3]BAUDRAND H,AHMED A.New model for submicron-scale dual-gate TFT [J].IEEE Electronics Letters,1984,20(1):33-35.

[4]YOUNG K K.Short-channel effect in fully depleted SOI MOSFETs [J].IEEE Transactions on Electron Devices,1989,36(2):399- 402.

[5]QIN Jian,YAO Ruo-he.A physics-based scheme for potentials of a-Si:H TFT with symmetric dual gate conside-ring deep Gaussian DOS distribution [J].Solid-State Electronics,2014,95(1):46-51.

[6]LIANG C Y,GAN F Y,YEH F S,el al.Letter:mechanisms for on/off currents in dual-gate a-Si:H thin-film transistors using indium-tin-oxide top-gate electrodes [J].Journal of the Society for Information Display,2007,15(1):975-977.

[7]SERVATI P,KARIM K S,NATHAN A.Static characteristics of a-Si:H dual-gate TFTs [J].IEEE Transactions on Electron Devices,2003,50(4):926-932.

[8]TAKECHI K,NAKATA M,AZUMA K,et al.Dual-gate characteristics of amorphous InGaZnO4thin-film transistors as compared to those of hydrogenated amorphous silicon thin-film transistors [J].IEEE Transactions on Electron Devices,2009,56(9):2027-2033.

[9]YANG C S,READ W W,ARTHUR C,et al.Self-aligned gate and source drain contacts in inverted-staggered a-Si:H thin-film transistors fabricated using selective area silicon PECVD [J].IEEE Electron Device Letters,1998,19(6):180-182.

[10]ORTIZ-CONDE A,GARCA SNCHEZ F J,MUCI J,et al.Rigorous analytic solution for the drain current of undoped symmetric dual-gate MOSFETs [J].Solid-State Ele-ctronics,2005,49(4):640- 647.

[11]MOON K H,CHO Y-S,CHOI H,et al.Characteristics of amorphous silicon dual-gate thin film transistor using back gate of pixel electrode for liquid crystal display driver [J].Japanese Journal of Applied Physics,2009,48(3):03B017/1- 4.

[12]LING W,FJELDLY T A,INIGUEZ B,et al.Self-heating and kink effects in a-Si:H thin film transistors [J].IEEE Transactions on Electron Devices,2000,47(2):387-397.

[13]Chen S S,Kuo J B.An analytical saturation region model for amorphous silicon thin film transistors using a quasi-two-dimensional and an effective temperature approach [J].Journal of Applied Physics,1994,75(12):7935-7941.

[14]LIU Yuan,YAO Ruo-he,LI Bin,et al.An analytical model based on surface potential for a-Si:H thin-film transistors [J].Journal of Display Techonology,2008,4(2):180-187.

[15]KANEKO Y,TSUTSUI K,TSUKADA T.Back-bias effect on the current-voltage characteristics of amorphous silicon thin-film transistors [J].Journal of Non-Crystalline Solids,1992,149(3):264-268.

[16]劉遠,姚若河.非晶硅薄膜晶體管中不飽和輸出電流的數(shù)值仿真 [J].華南理工大學(xué)學(xué)報(自然科學(xué)版),2009,37(1):15-18.

LIU Yuan,YAO Ruo-he.Numerical simulation of unsa-turated output current of amorphous silicon thin film transistors [J].Journal of South China University of Technology(Natural Science Edition),2009,37(1):15-18.

[17]CERDEIRA A,ESTRADA M,GARCIA R,et al.New procedure for the extraction of basic a-Si:H TFT model parameters in the linear and saturation regions [J].So-lid-State Electronics,2001,45(7):1077-1080.

[18]ZHU Zhengyong,PENG He,CHENG Chung-Kuan,et al.Two-stage Newton-Raphson method for transistor-levelsimulation[J].IEEETransactionsonComputer-AidedDesignofIntegratedCircuitsandSystems,2007,26(5):881-895.

[19]LIU F,HE J,ZHANG J,et al.A non-charge-sheet analytic model for symmetric double-gate MOSFETs with smooth transition between partially and fully depleted operation modes [J].IEEE Transactions on Electron Devices,2008,55(12):3494-3502.

A Unified Channel Potential Model for Asymetrical Dual

Gate a-Si:H Thin Film Transistors

QINJianYAORuo-he

(School of Electronic and Information Engineering, South China University of Technology, Guangzhou 510640, Guangdong, China)

Abstract:On the basis of the Gauss’s law, two sets of implicit potential equations describing the changes of surface potential and back one with gate voltage are established for asymmetrical dual gate a-Si: TFT thin film transistors. Then, a unified channel potential model with two independent gates is constructed by solving 1-D Poisson equations. This model can be simplified to a symmetric dual gate model under given conditions. In addition, most of relevant parameters can be physically extracted from real experimental data and only few fitting parameters are involved. On this basis, a novel scheme for the approximation of surface potentials is proposed by means of mathematical transformation and by using the Lambert W function. Numerical results show that the proposed scheme is of better convergence and the approximation of those potentials can be directly used to set the initial values of simulation tools, which effectively improves the computation efficiency of self-consistent solutions to the constructed model.

Key words:asymetrical dual gate thin film transistor; surface potential; a-Si:H; density of states; approximate solution

doi：10.3969/j.issn.1000-565X.2016.01.005

中圖分類號：TN321

作者簡介：秦劍(1981-)，男,博士生,講師,主要從事薄膜晶體管TFT的制備與建模研究.E-mail:gzu_jyuan@163.com?通信作者： 姚若河(1961-),男,教授,博士生導(dǎo)師,主要從事集成電路系統(tǒng)設(shè)計、半導(dǎo)體物理及器件研究.E-mail:phrhyao@scut.edu.cn

*基金項目：國家自然科學(xué)基金資助項目(61274085)

收稿日期：2015-05-11

文章編號：1000-565X(2016)01- 0030- 07

Foundation item： Supported by the National Natural Science Foundation of China(61274085)