劉文政
(中國船舶重工集團(tuán)公司第723研究所,揚(yáng)州 225001)
?
多核DSP TMS320C6678的電源設(shè)計
劉文政
(中國船舶重工集團(tuán)公司第723研究所,揚(yáng)州 225001)
摘要:隨著技術(shù)的發(fā)展,多核數(shù)字信號處理器(DSP)的應(yīng)用越來越普及。多核DSP性能指標(biāo)的增加,對電源供應(yīng)提出了更高的要求,需要對電源做出精心的設(shè)計。針對TI公司發(fā)布的TMS320C6678 DSP設(shè)計了一種有效的電源方案。該方案在仿真軟件中符合DSP供電要求,且已經(jīng)在實(shí)際的電路板設(shè)計中得到了有效的驗(yàn)證。
關(guān)鍵詞:多核信號處理器;電源設(shè)計;仿真
0引言
TMS320C6678是一款基于KeyStone架構(gòu)的數(shù)字信號處理器(DSP),芯片內(nèi)有8個內(nèi)核,工作速度可達(dá)10 GHz。其供電電源種類多,功耗大,并且需要嚴(yán)格的上電時序,同時需要考慮電路板密度高的問題,所以不僅要選擇面積小、滿足功耗要求的電源芯片,還要考慮到對時序的控制。本設(shè)計中通過現(xiàn)場可編程門陣列(FPGA)芯片XC3S200AN對電源使能管腳進(jìn)行加電控制,設(shè)計出滿足要求的上電時序。
1電源硬件電路設(shè)計
TMS320C6678芯片涉及到的電源種類較多,整理如表1所示。
本次設(shè)計中電路板使用12 V電源進(jìn)行供電,DSP部分的電源電壓產(chǎn)生流程圖如圖1所示。
圖1 DSP電源電壓產(chǎn)生流程圖
CVDD是TMS320C6678中最為關(guān)鍵的電源。本次設(shè)計中,選擇TPS56221為CVDD供電。TPS56221是一款工作電源電壓在 4.5 V 與 14 V 之間的高效率大電流同步降壓轉(zhuǎn)換器,該器件可在高達(dá) 15 A 的負(fù)載下產(chǎn)生低至 0.6 V 的輸出電壓,可以滿足內(nèi)核電壓電流需求很大的要求。這款電源芯片的誤差精度為 1% 的 600 mV 參考電壓,完全滿足TMS320C6455高精度的電壓需求[1],并且采用熱增強(qiáng)型 22 引腳 PQFN (DQP) PowerPAD 封裝,集成度高,占用面積小,且散熱效果很不錯。
表1 TMS320C6678的電壓類型
圖2是TPS56221的原理圖,根據(jù)推薦的電阻值計算,該圖輸出CVDD為1.0 V。而TMS320C6678的核壓動態(tài)為0.9~1.1 V,從芯片的功耗、壽命及穩(wěn)定性考慮,TI推薦使用SmartReflex供電技術(shù)。SmartReflex 技術(shù)是由一系列智能和自適應(yīng)硬件與軟件技術(shù)組成的,可根據(jù)設(shè)備活動、操作模式和溫度來動態(tài)控制電壓、頻率和功率[2]。如果使用固定電壓供電,當(dāng)電壓低于SmartReflex 要求的電壓時,芯片不一定能正常工作。當(dāng)電壓高于CVDD額定電壓時,不僅芯片的功耗可能會急劇上升,也不排除芯片可能出現(xiàn)不可預(yù)知的問題。所以本設(shè)計采用一款用于控制直流/直流 (DC/DC) 轉(zhuǎn)換器輸出電壓的精密數(shù)字可編程器件LM10011芯片,控制CVDD在0.9~1.1 V浮動,延長芯片壽命。LM10011 輸出的直流電流與 6 位或 4 位輸入字成正比。通過將 IDAC_OUT 引腳連接至穩(wěn)壓器的反饋節(jié)點(diǎn),可以將穩(wěn)壓器輸出電壓調(diào)整為用戶設(shè)置的范圍和分辨率。隨著輸入字遞增計數(shù),根據(jù)轉(zhuǎn)換器中反饋電阻的值適當(dāng)調(diào)高輸出電壓。
圖2 TPS56221的原理圖設(shè)計
圖3為LM10011原理圖,它通過4路VID通道與TMS320C6678相連,隨時監(jiān)控其狀態(tài),通過IDCA及時調(diào)整TPS56221的電壓。
圖3 LM10011原理設(shè)計
CVDD1的值固定在1 V,本次設(shè)計選擇了ISL8225。ISL8225有2路15 A輸出可單獨(dú)使用,也可結(jié)合在一起提供30 A的電流。該器件提供100 W輸出功率,但是在印刷電路板上只占17 mm2的面積,且擁有卓越的效率和低熱阻特性。電路板中選擇ISL8225還有另一個原因是15 A的電流已經(jīng)滿足CVDD1的需求,另外一路可繼續(xù)供電路板中其他電源使用,節(jié)省了印制板空間。ISL8225原理設(shè)計如圖4所示,其中VCC1V0為CVDD1,而V1P0供電路板其他芯片使用。
圖4 ISL8225原理設(shè)計
VDDT1和VDDT2由CVDD1經(jīng)過直通濾波器NFM18C222R1C3轉(zhuǎn)換得到。
DVDD15和DVDD18由功能齊全的17 V、6 A 同步降壓轉(zhuǎn)換器TPS54622轉(zhuǎn)換得到。該器件采用散熱增強(qiáng)型3.5 mm×3.5 mm四方扁平無引線 (QFN) 封裝3,效率及集成度高,針對小型設(shè)計進(jìn)行了優(yōu)化。通過電流模式控制減少組件數(shù)量,并通過選擇高開關(guān)頻率縮小電感器封裝尺寸來進(jìn)一步節(jié)省空間。其原理設(shè)計如圖5。
圖5 TPS54622原理設(shè)計圖
圖5中:
VOUT=VREF·(R1+R2)/R2
(1)
式中:VREF=0.6 V。
根據(jù)此公式,可以算出1.5 V和1.8 V時R1與R2的比值,選擇合適的電阻即可得到想要的電壓[3]。
VDDR1,VDDR2,VDDR3,VDDR4由DVDD15經(jīng)過直通濾波器NFM18C222R1C3轉(zhuǎn)換得到。VREFSSTL由DVDD15經(jīng)過TPS51200芯片產(chǎn)生。AVDDA1,AVDDA2,AVDDA3由DVDD18經(jīng)過直通濾波器NFM18C222R1C3轉(zhuǎn)換得到。
2DSP電源的時序設(shè)計
本次設(shè)計將各類電源的使能管腳均接入FPGA芯片XC3S200AN,通過控制電源使能管腳,來控制DSP的加電順序。整板加電順序設(shè)計如圖6所示。
圖6 電路板整板的加電時序圖
3電源仿真結(jié)果
在本次電路板設(shè)計過程中,通過 HyperLynxPI PowerScope軟件對電源部分進(jìn)行仿真,根據(jù)仿真結(jié)果不斷調(diào)整電路板上電源的位置以及銅皮的設(shè)計,最終仿真達(dá)到了比較穩(wěn)定的電源輸出。
DSP的2種主要電源CVDD和CVDD1的仿真結(jié)果如圖7、圖8所示。
圖7 CVDD電源仿真圖
仿真結(jié)果中,在整板CVDD銅皮上最大掉電為21.5 mV,CVDD1銅皮上最大掉電為43.8 mV,可見CVDD和CVDD1的電源設(shè)計還是比較穩(wěn)定的。
4結(jié)束語
本文針對TMS320C6678芯片的特點(diǎn),選擇了滿足其電源需求的幾種電源芯片,設(shè)計出了一種實(shí)用的電源,輸出了穩(wěn)定的電壓,并通過編程對時序進(jìn)行了控制。該設(shè)計已在工程上進(jìn)行了實(shí)現(xiàn),希望對讀者有一定的借鑒意義。
參考文獻(xiàn)
[1]Texas Instrument Corp.TMS320C6678 Data Sheet[EB/OL].http://WWW.ti.com/producttm320c 6678,2014-12-15.
[2]Texas Instrument Corp.TMS320C6678 Multicore Fixed and Floating-point Digital Signal Processor Data Manual[EB/OL].http://WWW.ti.com/product,2014-12-15.
[3]吳敏杰,馮起,袁乃昌.TMS320C6455 DSP的電源設(shè)計[J].電子設(shè)計工程,2012,20(11):128-131.
Power Design of Multi-core DSP TMS320C6678
LIU Wen-zheng
(The 723 Institute of CSIC,Yangzhou 225001,China)
Abstract:With the development of technology,application of multi-core digital signal processor (DSP) has become more and more popular.With the increment of performance indexes,multi-core DSP puts forward higher demands to power supply,so aborative design for power supply is needed.This paper designs a kind of effective power program for TMS320C6678 released by TI Co.The program is consistent with the requirements of DSP power in simulation software,and is effectively verified in actual circuit board design.
Key words:multi-core digital signal processsor;power supply design;simulation
收稿日期:2015-07-23
DOI:10.16426/j.cnki.jcdzdk.2015.05.025
中圖分類號:TP331
文獻(xiàn)標(biāo)識碼:B
文章編號:CN32-1413(2015)05-0113-05