Flip chip封裝的發(fā)展與挑戰(zhàn)

夏海梅 上海交通大學(xué)電子與通信工程學(xué)院

Flip chip封裝的發(fā)展與挑戰(zhàn)

夏海梅 上海交通大學(xué)電子與通信工程學(xué)院

1.Flip chip技術(shù)的定義

在集成電路芯片的封裝領(lǐng)域，主流的三大技術(shù)分別是：載帶自動鍵合技術(shù)（Tape Automated Bonding， TAB）、引線鍵合技術(shù)（Wire Bonding，WB）和倒裝芯片技術(shù)（Flip chip， FC）。傳統(tǒng)的引線鍵合技術(shù)中芯片面朝上，與之相比，倒裝芯片技術(shù)將芯片面朝下，將芯片與基材直接焊接。其實現(xiàn)流程是先在晶片圓盤表面進行植球，然后將晶片翻轉(zhuǎn)傳送進貼片設(shè)備與基材進行貼片焊接。相當(dāng)于將前者進行了翻轉(zhuǎn)，因而稱為“倒裝芯片技術(shù)”。倒裝芯片需要滿足如下定義[1]：

(1) 使用了硅基材料作為基底；

(2) 芯片功能面電極端向下，芯片和基底直接焊接；

(3) 焊球凸點的距離通常是100到350微米，焊球的直徑在60到203微米之間；

(4) 芯片連接在基底之后底部進行了填充；

2.Flip chip的發(fā)展和優(yōu)點

上世紀(jì)六十年代中期開始， IBM公司[2]使用了Flip chip技術(shù)的關(guān)鍵工藝----C4 工藝(Con-trolled Collapse Chip Connection，可控坍塌芯片聯(lián)接)、 UBM （Cr/Cr-Cu/Cu/ Au）、 SnPb 焊料（5Sn95Pb），將 IC 芯片直接與陶瓷基板相連，來進行芯片封裝。Nakano 等人[3]使用了增進樹脂的工藝，使得芯片與焊料，焊料與基材的熱膨脹系數(shù)相適應(yīng)，提高了封裝技術(shù)的可靠性。

種種創(chuàng)新的方法和工藝使得低成本的有機基板得到了發(fā)展[4]，直接推動了FC技術(shù)面向低端市場和普通元器件消費領(lǐng)域的發(fā)展和進步。過去只是比較少量的特殊應(yīng)用，近幾年倒裝芯片已經(jīng)成為高性能封裝上大規(guī)模使用的新型工藝，它的應(yīng)用得到比較廣泛快速的發(fā)展。隨著微型化及人們已接受系統(tǒng)級封裝(SiP)，倒裝芯片被視為各種針腳數(shù)量低且應(yīng)用的首選方法。從整體上看，其在低端應(yīng)用和高端應(yīng)用中的采用，根據(jù) TechSearch Inc對市場容量的預(yù)計，焊球凸點倒裝芯片的年復(fù)合增長率(CAGR)將達到 31%。

倒裝晶片應(yīng)用的直接驅(qū)動力來自于其優(yōu)良的電氣性能，以及市場對終端產(chǎn)品尺寸和成本的要求。與傳統(tǒng)工藝相比具有許多明顯的優(yōu)點,例如良好的電性能和熱性能,輸入輸出引腳數(shù)多，封裝尺度小等等。

Flip-Chip封裝的一個重大優(yōu)點是電性能。傳統(tǒng)的工藝嚴(yán)重限制了高頻等方面的應(yīng)用，而FC技術(shù)改進了芯片的電性能。突破了傳統(tǒng)工藝下的3GHz的頻率上限，一舉將極限頻率提高到40GHz。

Flip-Chip封裝的另一個顯著優(yōu)點是熱性能，現(xiàn)今的很多電子設(shè)備的耗散功率較大，傳統(tǒng)封裝技術(shù)的器件耗散功率為10W以內(nèi)，F(xiàn)C技術(shù)封裝的器件可以產(chǎn)生25w耗散功率。優(yōu)異的熱性能是FC技術(shù)采用的低熱阻結(jié)構(gòu)帶來的，芯片所產(chǎn)生的熱量通過散熱球腳和內(nèi)外熱沉效應(yīng)進行耗散。

3.Flip chip的技術(shù)瓶頸

FC技術(shù)的芯片尺度上非常小，要獲得良好的裝配率，目前依然存在不小的挑戰(zhàn)。主要在助焊劑應(yīng)用單元方面和板支撐及定位系統(tǒng)的控制精度方面。

對助焊劑應(yīng)用單元的要求。助焊劑應(yīng)用單元是一個關(guān)鍵的工藝流程單元，實現(xiàn)的目的是獲得設(shè)定厚度穩(wěn)定的助焊劑薄膜，達到控制各元件焊球劑量相同的目的。要做到精確的控制必須滿足以下條件[5]：

(1)具備同時處理多枚元件的能力；

(2)助焊劑本身需要便于清潔和控制；

(3)流程單元需要具備處理多種助焊劑的能力；

(4)要做到對蘸取程序的高精度控制，應(yīng)對每一種情況必須有相應(yīng)的算法和實現(xiàn)。包括控制時間和浸取深度等等。

對板支撐及定位系統(tǒng)控制精度的挑戰(zhàn)。有些倒裝晶片是應(yīng)用在柔性電路板或薄型電路板上，這時候?qū)宓钠秸畏浅ｊP(guān)鍵。以形成一個平整的支撐及精確的定位系統(tǒng)，滿足以下要求：

(1)對于基材移動精度的控制，包括高度的可控調(diào)節(jié)；

(2)需要具有完備的真空發(fā)生器環(huán)境；

(3)具備應(yīng)用標(biāo)準(zhǔn)化和非標(biāo)準(zhǔn)化基材的能力。

FC技術(shù)目前的主要技術(shù)瓶頸存在于成本方面， FC技術(shù)是對傳統(tǒng)工藝的重大改進，原有的工藝流程和設(shè)備都需要進行調(diào)整，這給技術(shù)的革新和廠家的轉(zhuǎn)型帶來了不小的挑戰(zhàn)。目前的市場仍在發(fā)展之中，投入過大的資金對產(chǎn)商來說性價比不足。

4.Flip chip的的未來展望

FC技術(shù)的廣泛應(yīng)用使得芯片整體尺寸變小，芯片厚度降低。倒裝芯片的焊料凸點可以利用蒸發(fā) (Evaporation)、電鍍(Electroplate)、 焊 錫 膏 篩 選(Solder paste screening)、 錫 球 安 放(Solder ball placement)、可控塌陷芯片連接新工藝(C4NP)來制作，但是隨著焊料凸點節(jié)距的縮小(＜150 μm)，300 mm 晶圓的應(yīng)用，蒸發(fā)、錫球安放、焊錫膏篩選等普通工藝的使用觸碰了瓶頸。而且為了提高電遷移的安全可靠性，通常需要在焊料中進行合金摻雜，這是目前的電鍍工藝難以做到的事情。為了滿足設(shè)備的小型化要求，實現(xiàn)高性能、低功耗和低成本的芯片封裝，三維堆疊芯片得到了廣泛的應(yīng)用[6]。為了使芯片上面細節(jié)距的焊盤能夠與基板上較大節(jié)距的焊盤相連，在芯片與基板之間采用利用硅通孔(TSV)技術(shù)制作的中介層(Interposer)。中介層包含了再分配層、硅通孔、焊料凸點和一些集成有源器件。帶有 TSV 技術(shù)制作的中介層的2.5D或3D封裝將能實現(xiàn)更高性能的芯片封裝，在未來幾年內(nèi)將得到長足的發(fā)展。

[1] 李憶. 倒裝晶片( Flip Chip) 裝配工藝及其對表面貼裝設(shè)備的要求 [J]. 電子工業(yè)專用設(shè)備, 2007, 155(12)∶ 73-76.

[2] Daniel Blass, Antonio Prats, Peter Borgesen, and Pericles Kondos . Flip Chip Underfill Process Manual∶2005 [c] Area Array Consortium 2005, Surface Mount Technology Laboratory , Universal Instruments Corporation, Binghamton, New York 13902.

[3] NAKANO F, SOGA T, AMAGI S. Resininsertion effect on thermal cycle Resistivity of Flip-Chip Mounted LSI Devices [C] // The Proceeding of the International Society of Hybrid Microelectronics Conference. New Orleans, USA∶ IEEE, 1987.

[4] 劉培生,楊龍龍,盧穎等. 倒裝芯片封裝技術(shù)的發(fā)展 [J]. 電子元件與材料, 2014, 33(2)∶ 1-5.

[5] Daniel Blass. Flip Chip on Flex [C].Area Array Consortium 2003, Surface Mount Technology Laboratory , Universal Instruments Corporation, Binghamton, New York 13902.

[6] 劉培生,黃金鑫,仝良玉,等.硅通孔技術(shù)的發(fā)展與挑戰(zhàn)[J]. 電子元件與材料, 2012, 31(12)∶ 76-80.