高速電路板的串?dāng)_問題分析及仿真

摘 要：文章結(jié)合實(shí)例采用PADS中Hyperlynx仿真軟件仿真電路，分析高速電路板布局、布線中產(chǎn)生串?dāng)_的原因及影響串?dāng)_的因素。通過模擬磁場的串?dāng)_圖進(jìn)行直觀對(duì)比，并給出削弱串?dāng)_的各種有效方法。

關(guān)鍵詞：高速PCB；串?dāng)_； Hyperlynx仿真軟件

引言

在高速現(xiàn)代化發(fā)展的信息時(shí)代，目前設(shè)計(jì)者所面臨的一個(gè)重要課題就是如何能夠提高并保持系統(tǒng)的性能與速度?？陀^存在的串?dāng)_問題，在一定界限以外會(huì)使輸出結(jié)果有所變化，導(dǎo)致電路工作異常。因此，PCB設(shè)計(jì)者應(yīng)先熟知產(chǎn)生串?dāng)_的原因，采用恰當(dāng)?shù)脑O(shè)計(jì)方法，盡量減小串?dāng)_對(duì)電路的影響。

1 串?dāng)_的產(chǎn)生

PCB板上的導(dǎo)線在傳輸高速信號(hào)時(shí)，實(shí)質(zhì)上是按照電磁波的方式在傳播，即在整個(gè)傳輸路徑上，能量存在于隨時(shí)間交替變化的電場和磁場中。然而實(shí)際上，在傳播導(dǎo)線內(nèi)，電磁場能量并不限制于此，而有相當(dāng)一部分存在于導(dǎo)線之外。某根導(dǎo)線傳播高速信號(hào)時(shí)，附近存在其他線路或?qū)w，其電場和磁場將會(huì)通過某種方式耦合到其他導(dǎo)體線路內(nèi)。串?dāng)_的導(dǎo)致就是由于這種耦合的電磁場強(qiáng)度達(dá)到一定量時(shí)，就會(huì)使鄰近線路產(chǎn)生無法預(yù)期的信號(hào)。

2 影響串?dāng)_的因素

2.1 幾何參量對(duì)串?dāng)_的影響

串?dāng)_的大小與并行耦合長度L，傳輸線的間距P，介質(zhì)厚度H有關(guān)，耦合長度越短，間距越大，厚度越小，串?dāng)_就越小。建立三條傳輸線的原理圖，打開File->New Cell-Based Schematic，用鼠標(biāo)激活源端、接收端和傳輸線。發(fā)射端型號(hào)為COMS，3.3V Fast，接收端型號(hào)也為COMS，3.3V Fast，為區(qū)別兩條動(dòng)態(tài)傳輸線將第一條傳輸線遠(yuǎn)端改為COMS，3.3VULTR。建成仿真原理圖如圖1所示。

打開Simulate SI->Run Interactive Simulation（SI Oscilloscope）運(yùn)行仿真，以遠(yuǎn)端串?dāng)_靜態(tài)線上的接收端B1遠(yuǎn)端串?dāng)_為對(duì)象的仿真結(jié)果如圖2-5所示，其中將串?dāng)_仿真結(jié)果用模擬磁場線的形式表示出來：

比較圖2和圖3的模擬磁場的串?dāng)_圖的波動(dòng)幅度，可以看出圖3的波動(dòng)幅度比圖2略小，兩仿真圖的原理圖只是并行耦合長度不同。由此可以得出，并行耦合長度L越短串?dāng)_越小，但是減小幅度并不明顯，這和原理圖的設(shè)計(jì)有很大的關(guān)系。

比較圖2和圖4的模擬磁場的串?dāng)_圖，可以看出圖4的磁場線較少，兩圖的原理圖只是傳輸線的間距不同，圖4的傳輸線間距是圖2的兩倍。由此可以得出，傳輸線的間距越大，串?dāng)_越小。

比較圖2和圖5的模擬磁場的串?dāng)_圖，可以看出圖5的磁場線較少，兩圖的原理圖只是介質(zhì)厚度不同，圖5的介質(zhì)厚度是圖2的一半。由此可以得出，介質(zhì)厚度越小，串?dāng)_越小。

2.2 端接電阻對(duì)串?dāng)_的影響

端接電阻對(duì)串?dāng)_也有很大的影響，在源端、受控端接一個(gè)電阻可以減少串?dāng)_。建立仿真模型，打開File->New Cell-Based Schematic，用鼠標(biāo)激活源端、接收端和傳輸線。發(fā)射端型號(hào)為COMS，3.3V Fast，接收端型號(hào)也為COMS，3.3V Fast，在源端端接電阻，用鼠標(biāo)激活電阻，通過運(yùn)行Run Interactive Simulation（SI Oscilloscope），仿真軟件建議串聯(lián)一個(gè)54微歐的電阻，建成原理圖如圖6。打開Simulate SI->Run Interactive Simulation（SI Oscilloscope）運(yùn)行仿真，仿真圖如圖7。

比較圖2和圖7的模擬磁場的串?dāng)_圖，可以看出圖7的波形圖波動(dòng)幅度較小，磁場線也少，圖7只是在圖2的基礎(chǔ)上端接電阻。由此可以得出，端接電阻，可以減少串?dāng)_。

3 結(jié)束語

在此，希望本篇文章能夠幫助PCB設(shè)計(jì)工程師及對(duì)高速電路板的反射問題感興趣的朋友們，為其提供解決此類問題的方式及思路。

參考文獻(xiàn)

[1]王磊.高速電路板的反射問題分析及仿真[J].科技創(chuàng)新與應(yīng)用，2015，35：56.

[2]喬洪.高速PCB串?dāng)_分析及其最小化[J].中國集成電路，2007，4：35-38.

作者簡介：王磊（1984，2-），女，青島理工大學(xué)琴島學(xué)院講師，青島科技大學(xué)自動(dòng)化與電子工程學(xué)院控制工程專業(yè)碩士。