改進(jìn)的MOSFET 制作工藝研究＊

韓 鍇，徐永貴

（濰坊學(xué)院，山東 濰坊 261061）

1 引言

1947年，美國的Bardeen、Brattain ＆Shockley等人發(fā)明了人類歷史上第一個(gè)晶體管［1-2］，標(biāo)志著現(xiàn)代半導(dǎo)體工業(yè)的開始。經(jīng)過約半個(gè)世紀(jì)的迅速發(fā)展，作為當(dāng)今信息世界核心和物質(zhì)基礎(chǔ)的半導(dǎo)體工業(yè)已成為一個(gè)年產(chǎn)值高達(dá)3100億美圓的支柱型產(chǎn)業(yè)。而半導(dǎo)體工業(yè)的高速發(fā)展嚴(yán)重依賴于其技術(shù)基礎(chǔ)—微電子技術(shù)的高速進(jìn)步。

自從Kahng與Attala在1960 年制作出第一個(gè)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）［3-4］，Noyce在1961年引入平面工藝［5］和1963年Wanlass和Sah發(fā)表第一個(gè)CMOS器件以來［6］，MOS IC 技術(shù)（主要是互補(bǔ)CMOS技術(shù)）已成了發(fā)展的主流技術(shù)。近半個(gè)世紀(jì)的微電子技術(shù)發(fā)展史也就是平面MOS IC的進(jìn)化史，其特征表現(xiàn)為不斷縮小MOS晶體管和電路連線的尺寸，以使集成電路獲得更高的集成度，更好的性能和更小的功耗。

基于此，全面把握與了解MOSFET 器件的方方面面特性是微電子科學(xué)與技術(shù)專業(yè)學(xué)生的必備技能與入門功課。為此，在《電子線路》、《半導(dǎo)體器件物理》以及《集成電路制造工藝》等課程中從不同的側(cè)重點(diǎn)出發(fā)都有對(duì)MOSFET 的專門論述，主要包括MOSFET 工藝制造和電學(xué)性能表征兩部分。微電子專業(yè)是一門實(shí)踐性很強(qiáng)的專業(yè)，除了要求學(xué)生精通相關(guān)的理論知識(shí)，還要求學(xué)生有一定的實(shí)踐經(jīng)驗(yàn)與動(dòng)手能力，這就需要搭配一定量的實(shí)驗(yàn)課程，這既有助于加深對(duì)專業(yè)課的理解，也是一種對(duì)專業(yè)課知識(shí)的檢驗(yàn)。針對(duì)MOSFET 來說，學(xué)生們自己動(dòng)手制作出一個(gè)MOSFET 管子的過程是對(duì)集成電路制造工藝課的極好的認(rèn)知和實(shí)踐，而此后對(duì)管子性能的測(cè)試和分析又是對(duì)器件物理和電子線路課的一種復(fù)習(xí)與檢驗(yàn)。但是微電子實(shí)驗(yàn)有其獨(dú)有的特性，就是設(shè)備昂貴，制造復(fù)雜，以MOSFET 為例，要實(shí)現(xiàn)產(chǎn)品級(jí)的管子生產(chǎn)，需要上百道工序，六七塊版圖，而對(duì)于絕大多數(shù)高校來說，并不具備完整的工藝生產(chǎn)線，大多數(shù)只有幾臺(tái)單步工藝的設(shè)備，所以不可能實(shí)現(xiàn)MOSFET 制造，而即便是對(duì)少數(shù)如清華、北大、復(fù)旦等具備完整工藝線的高校來說，針對(duì)本科生的普通實(shí)驗(yàn)實(shí)踐課程，如果實(shí)現(xiàn)全流程MOSFET 制造，材料費(fèi)跟設(shè)備使用費(fèi)都是一筆巨大的支出，所以目前主流的方法是開設(shè)工藝模擬課程，利用多媒體跟工藝模擬仿真軟件來實(shí)現(xiàn)集成電路制造工藝的學(xué)習(xí)，但是紙上得來終覺淺，沒有經(jīng)過實(shí)際操作親身體驗(yàn)，終究是一種缺憾。所以本文給出了一種簡(jiǎn)易的MOSFET 制作方法，在保留了MOSFET 最基本的原理的基礎(chǔ)上，對(duì)傳統(tǒng)平面MOSFET 結(jié)構(gòu)做了一定改進(jìn)，只需要兩塊版圖，簡(jiǎn)短的工藝流程就能制作出一個(gè)簡(jiǎn)易的MOSFET，并且具有所有的MOSFET特性，以此器件為基礎(chǔ)，我們可以進(jìn)行最基礎(chǔ)的Id-Vd以及Id-Vg特性測(cè)試，也可以進(jìn)行復(fù)雜的溝道遷移率等等測(cè)試。

2 改進(jìn)型MOSFET 具體工藝流程

圖2 MOSFET 制作所用版圖

MOSFET 具體工藝實(shí)現(xiàn)過程描述如下，為了便于理解，圖1給出了工藝過程中幾個(gè)關(guān)鍵節(jié)點(diǎn)的器件剖面圖。首先是襯底選擇，此處我們選擇的是載流子濃度為3＊1016cm-3的N 型Ge襯底，當(dāng)然也可以選擇其他襯底如Si等，這就可以用來對(duì)比不同的襯底材料對(duì)器件性能的影響，當(dāng)前國際研究的熱點(diǎn)之一就是新型襯底材料的應(yīng)用；然后是襯底清洗，可以采用標(biāo)準(zhǔn)清洗流程，如果沒有標(biāo)準(zhǔn)清洗臺(tái)，也可以采用自己配液清洗，用丙酮乙醇去除有機(jī)污染物，然后用鹽酸溶液去除表面顆粒及本征氧化；此后是Ge界面鈍化，我們采用的是O3生成GeO 的鈍化技術(shù)；此后就是柵介質(zhì)沉積，我們此處用ALD 技術(shù)沉積了5nmAl2O3，當(dāng)然也可以采用濺射、蒸發(fā)等手段，柵介質(zhì)沉積完成后是退火工藝，此步是可選項(xiàng)；再然后是光刻，由于要采用剝離工藝進(jìn)行金屬柵成型，所以光刻膠選用的是AZ5214反轉(zhuǎn)膠，剝離工藝簡(jiǎn)單易操作，可以省略掉復(fù)雜的金屬柵刻蝕，所以是簡(jiǎn)化流程的首選，版圖如圖2（a）所示，外圍一圈是用作管子之間的隔離，此處采用的是PN 結(jié)隔離，而不是標(biāo)準(zhǔn)的STI隔離，不但繞過了復(fù)雜的STI工藝，而且是跟金屬柵一起一次成形，右上角凸出的部分是為了方便后續(xù)測(cè)試扎針，所以故意面積加大，真正其金屬柵控作用的是內(nèi)里的正方形的部分，選擇閉環(huán)的正方形是為了隔離開源漏區(qū)，右下角的金屬pad同樣是為了方便后續(xù)測(cè)試扎針方便，這樣就不用再額外制作通道進(jìn)行柵接觸電極的制作；然后是金屬柵沉積，我們選用的是蒸發(fā)金屬柵Ti／Au（200／2000?）；然后是丙酮浸泡剝離，剝離完成后器件結(jié)構(gòu)剖面如圖1（a）所示。然后是離子注入保護(hù)層沉積，我們采用PECVD 技術(shù)生長(zhǎng)90nm Si3N4，然后B離子注入，如圖1（b）所示；此后是Si3N4刻蝕，緊接著是源漏退火激活，然后進(jìn)行第二步光刻工藝，版圖如圖2（b）所示，同樣的利用AZ5214二步曝光法，此后以光刻膠為掩膜，氫氟酸濕法刻蝕Al2O3，為源漏金屬接觸打開窗口，最終結(jié)果如圖1（c）所示。然后是源漏蒸發(fā)金屬Ni／Au（200／2000?），丙酮?jiǎng)冸x，最后是源漏退火合金，結(jié)果如圖1（d）所示，至此，一個(gè)簡(jiǎn)易的MOSFET 制作完畢。

3 電學(xué)特性測(cè)試

圖3給出了利用前述工藝流程制作的MOSFET 電學(xué)特性測(cè)試結(jié)果，圖3（a）是固定柵電壓下的漏電流與源漏電壓的關(guān)系，從圖中可以看到明顯的夾斷區(qū)、可變電阻區(qū)以及恒流區(qū)，從圖中我們還可以找出預(yù)夾斷軌跡等等特性，圖3（b）是固定源漏電壓下的轉(zhuǎn)移特性曲線，此處固定Vd為-500mV，從此曲線上我們可以計(jì)算出器件的亞域擺幅等我們感興趣的器件電學(xué)參數(shù)。總之從圖3可以看出，利用前述工藝我們可以制造出具有標(biāo)準(zhǔn)電學(xué)特性的MOSFET 器件，證明本文所提的工藝方案是切實(shí)可行的。

圖3 MOSFET 電學(xué)特性

4 結(jié)論

本文在傳統(tǒng)的MOSFET 結(jié)構(gòu)和制作工藝的基礎(chǔ)上，提出了一種改進(jìn)方案，在保留MOSFET 基本特性的前提下，通過MOSFET 結(jié)構(gòu)和工藝的改變，實(shí)際制作出了具有良好電學(xué)特性的MOSFET 器件，利用我們提出的方法可以大幅度縮短工藝流程，減少花費(fèi)，使在普通高校開展MOSFET 制作成為可能，而同學(xué)們通過此種工藝流程以及此后的電學(xué)測(cè)試的實(shí)際操作，除了可以提高實(shí)踐動(dòng)手能力之外，通過與課本上的傳統(tǒng)MOSFET 工藝對(duì)比，可以從更高的層面更深刻的理解課程所學(xué)內(nèi)容。此外，此種MOSFET 制作方法也可以應(yīng)用于科學(xué)研究之中，加快科研速度。

［1］Bardenn J，Brattain W H.The Transistor，a Semiconductor Tridoe［J］.Phys Rev，1948，71：230.

［2］Shockly W.The Theory of p-n Junction in Semiconductors and p-n ransistors［J］.Bell Syst Tech J，1948，28：435.

［3］Kahng D，Atalla M M.Silicon-Silicon Dioxide Field Induced Surface Devices［C］.IRE Solid State Device Research Conference，Pittsburgh，PA，1960.

［4］Kahng D.A Historical Perspective on The Development of MOS Transistors and Related Devices［J］.IEEE Trans E D，1976，23：655-660.

［5］Noyce R N.Semiconductor Device and Lead Structures［M］.US Patent No，2，981，877，April，1961.

［6］Wanlass F M，Sah C T.Nanowatt Logics Using Field-Effect Metal-Oxide Semiconductor Triodes［C］.Tech.Digest of IEEE Int.Solid-State Circuit Conf，1963：32.