帶溫度電壓補(bǔ)償?shù)母呔拳h(huán)形壓控振蕩器設(shè)計

蘇州大學(xué)文正學(xué)院 付文杰

帶溫度電壓補(bǔ)償?shù)母呔拳h(huán)形壓控振蕩器設(shè)計

蘇州大學(xué)文正學(xué)院 付文杰

采用CSMC 0．35um CMOS工藝，設(shè)計了帶有溫度反饋調(diào)節(jié)和電壓反饋調(diào)節(jié)的三級高精度全差分式壓控振蕩器。由于具有溫度電壓反饋調(diào)節(jié)，使壓控振蕩器能夠在電源電壓、溫度大幅度改變的環(huán)境下保持良好穩(wěn)定的頻率輸出。主要參數(shù)性能有：在27℃溫度下，電源電壓2．5～5．5V變化時，壓控振蕩器輸出頻率變化小于1360ppm；在4V電壓下，工作溫度-30℃～80℃變化時，壓控振蕩器頻率變化小于1770ppm；壓控電壓在±100mV之間變化時，可實(shí)現(xiàn)輸出頻率233．3MHz～518．4MHz；在5．5V電壓下，工作電流小于3mA。

壓控振蕩器；環(huán)形壓控振蕩器；溫度補(bǔ)償；電壓補(bǔ)償；高精度

0 引言

在小型化可穿戴電子產(chǎn)品中，晶體振蕩器作為SOC參考時鐘占有很大空間體積，如果設(shè)計高精度壓控振蕩器，可以省去晶體空間體積，降低成本和減小晶體參考時鐘部分電路功耗。VCO作為鎖相環(huán)的重要組成部分，其調(diào)節(jié)范圍、頻率靈敏度以及電源電壓、工作溫度變化對輸出信號的作用，對整個電路的性能造成了很大影響。因此如何設(shè)計出一款低功耗高精度壓控振蕩器，已成為可穿戴智能設(shè)備芯片中模擬集成電路的重大挑戰(zhàn)。

振蕩器是將直流電源能量轉(zhuǎn)換成交流能量的電路。為了在沒有外部輸入信號的情況下能夠產(chǎn)生自我維持的輸出震蕩信號，振蕩器本身必須有正反饋和足夠的增益以克服反饋路徑上的損耗，同時還需要選頻網(wǎng)絡(luò)。振蕩器的種類有很多：RC環(huán)形振蕩器、LC振蕩器、晶體振蕩器。在本文的設(shè)計中，我們采用RC環(huán)形振蕩器。[2]

圖1 正反饋放大器原理框圖

正反饋放大器原理框圖如圖1所示，放大器的輸出電壓。

上述公式為整理后放大器的閉環(huán)增益，正反饋將不斷增加的輸出電壓反饋到輸入端，直至下列關(guān)系式成立。

這個關(guān)系式就是振蕩器的巴克豪森條件，用幅度和相位表示。

1 電路設(shè)計

1.1 振蕩器級數(shù)選取

N級振蕩器的振蕩頻率，其中表示每一級電路的大信號延時，有。從振蕩頻率的計算式可看出，環(huán)形振蕩器的級數(shù)越少，振蕩頻率越高，而級數(shù)越多，抖動會被一級級放大，相位誤差積累效應(yīng)會越發(fā)嚴(yán)重。所以，從性能的因素考慮，環(huán)形振蕩器的級數(shù)較少為好，最少為三級。本文采用三級延遲單元。

根據(jù)三階環(huán)形振蕩器，如圖2所示。

圖2 三級延遲單元

圖3 單級延遲單元結(jié)構(gòu)

由巴克豪森準(zhǔn)則得：1.2 延遲單元結(jié)構(gòu)

圖3是本文中采用的延遲單元結(jié)構(gòu)，負(fù)載由、、交叉耦合晶體管對、和源級電阻、組成。交叉耦合晶體管對表現(xiàn)出負(fù)電阻，其阻值可由偏置電流源控制。在源極增加電阻是減少溫度的影響。電流鏡結(jié)構(gòu)有效減少了溝道長度調(diào)制效應(yīng)殘生的電阻影響。

當(dāng)差動壓控電壓Vcon1減小，Vcon2增大時，小信號電阻絕對值變小，等效電阻增大，使震蕩頻率降低，達(dá)到壓控調(diào)節(jié)的效果。[1]

1.3 偏置電路設(shè)計

電流控制電路如圖4所示，固定震蕩電路的總電流,使電路的擺幅不發(fā)生變化。再通過改變負(fù)電阻支路的電流以實(shí)現(xiàn)壓控功能。

圖4 電流控制電路

電壓控制電路為差動輸入，降低共模噪聲。差動輸入電壓的變化引起兩個支路電流的變化，通過左右兩個電流鏡來相減兩個電流。

增加源級電阻的作用是：

①減少跨到受到溫度的影響（因?yàn)殡娮枋艿綔囟扔绊懕容^?。?。

②增加線性度。

圖5 電壓控制電路

對溫度的補(bǔ)償本文沒有采用傳統(tǒng)的三極管結(jié)構(gòu)，避免了電源電壓變化對三極管電路電流的影響，此外更有效的減少了后期版圖設(shè)計的大小，更有利于集成。

由于電源電壓在4.0V到5.5V時，電流受到溝道長度調(diào)制效應(yīng)的影響成二次線性關(guān)系變化，因此需要解決如下幾點(diǎn)問題：

①Vdd在0～4.0V之間不能對電路有影響。

②Vdd在2.5V～5.5V時對電流有補(bǔ)償?shù)淖饔谩?/p>

③電流受到溫度的影響盡量小。

減少閾值電壓會受到溝道長度調(diào)制效應(yīng)的影響，但降低電路的二次方程的非線性影響。電源的非線性主要是二次方程的影響，因此在小范圍內(nèi)兩者可以相抵消。[3]

將所有補(bǔ)償電路都連接到電路中后，只需修改三個參數(shù)：溫度補(bǔ)償電路和兩個電壓補(bǔ)償電路的鏡像MOS管的寬長比。先調(diào)節(jié)鏡像MOS管的寬長比來減少電源電路對頻率的影響，再調(diào)節(jié)溫度補(bǔ)償電路中MOS管的寬長比。由于補(bǔ)償電路受到溫度的影響較小，設(shè)計時對電壓補(bǔ)償電路參數(shù)的選定放到了最后。圖6為壓控振蕩器完整電路原理圖。

圖6 VCO整體原理圖

2 仿真結(jié)果與性能分析比較

在Argus下對所設(shè)計的電壓溫度補(bǔ)償全差分環(huán)形壓控振蕩器進(jìn)行了仿真。將電源電壓定為4V，溫度在27的環(huán)境下，壓控電壓從-100mV到100mV變化時，在其頻率特性如圖7所示。頻率從233.3MHz增加到518.4MHz，達(dá)到了設(shè)計所要求的頻率調(diào)節(jié)范圍。

圖7 Vdd=4V,temp=27 壓控電壓頻域特性

圖8所示為VCO的電源電壓補(bǔ)償特性，在27時，電壓從2.5V到4.5V時，溫度補(bǔ)償特性尤其顯著，達(dá)到了1000ppm以內(nèi)的精確度，但由于再次升高的電源電壓使多處晶體管的溝道調(diào)制效應(yīng)無法被補(bǔ)償，造成頻率的大幅度變化，使得精確度最終定在了1360ppm。

圖8 Vdd=4V,Vcon=0,隨溫度變化的頻域特性

圖9為VCO的電源電壓為4V時輸出頻率隨溫度變化的特性曲線，精確度在1770ppm。

圖9 Vdd=4V,Vcon=0,隨溫度變化的頻域特性

3 版圖設(shè)計

在VCO電路設(shè)計中，版圖結(jié)構(gòu)十分重要，其寄生參數(shù)對VCO頻率的影響不可忽略，對于三級運(yùn)放延遲單元，本文采取了差分對稱結(jié)構(gòu)布局，更有效的抑制共模噪聲。

對于延遲單元輸出信號線采用的最高層金屬走線，相比較最高層金屬厚度最大，電阻率最低，寄生電阻小。由于最底兩層金屬寄生電容大，有利于濾去電源噪聲，因此電源線采用了最低兩層的金屬，如圖10所示。[4]

圖10 核心模塊版圖

在加了測試PAD后整塊版圖出現(xiàn)了大面積的不均勻，流片的成品率造成不可忽視的影響，因此在空缺處外加了大電容覆蓋，使整體布局更均勻，并有效地對電源電壓進(jìn)行了濾波。如圖11所示。

圖11 加了PAD、seal ring的整體版圖

4 結(jié)束語

采用華大九天公司的Aether軟件設(shè)計，基于CSMC 0.35um工藝，本設(shè)計完成了頻率從315MHz～433.92MHz范圍可調(diào)，并實(shí)現(xiàn)了電壓2.5V～5.5V變化、溫度從-30～80變化下，VCO頻率1000ppm精確度的輸出。總結(jié)構(gòu)電流小于3mA，滿足了可穿戴設(shè)備的一般要求，芯片核心模塊面積只有210um*235um，極大的減少了設(shè)計成本，能夠應(yīng)用于環(huán)境多變的可穿戴設(shè)備芯片中。

[1]Behzad Razavi．模擬CMOS集成電路設(shè)計[M]．陳桂燦等譯．西安交通大學(xué)出版社,2003:391-430．

[2]李智群,王志功．射頻集成電路與系統(tǒng)[M]．科學(xué)出版社,2008:275-276．

[3]劉清波．0．18umCMOS壓控振蕩器研究與設(shè)計:[湖南大學(xué)碩士學(xué)位論文][D]．微電子學(xué)與固體電子學(xué),2010:4-48．

[4]房軍梁,張長春,陳德媛,等．一種新穎的正交輸出偽差分環(huán)形VCO的設(shè)計[J]．南京有點(diǎn)大學(xué)學(xué)報:自然科學(xué)版,2014,34-2:100-104．