DDR2硬件設(shè)計(jì)中反射的消除

賀 敬

（內(nèi)蒙古機(jī)電職業(yè)技術(shù)學(xué)院電氣工程系,呼和浩特 010070）

1 引言

隨著技術(shù)的進(jìn)步，電路設(shè)計(jì)中對(duì)于DDR信號(hào)傳輸速度有了更高要求，當(dāng)下800 Mbps 的DDR已成為主流，且逐漸向更高速度邁進(jìn)。信號(hào)傳輸速度越高，PCB設(shè)計(jì)中就需要考慮更多因素如：PCB疊層結(jié)構(gòu)、串?dāng)_、阻抗、電源完整性等。從而達(dá)到時(shí)序的嚴(yán)格匹配，波形的完整與準(zhǔn)確。

在DDR2的設(shè)計(jì)時(shí), 互聯(lián)通道的一個(gè)重要參數(shù)為阻抗，為了做到阻抗匹配，信號(hào)線必須是均勻傳輸線，以保證走線阻抗恒定。單端走線時(shí)，信號(hào)傳輸速度為6in/ns，阻抗匹配電阻為487hms且必須被用到所有的單端信號(hào)上，但其缺點(diǎn)會(huì)導(dǎo)致信號(hào)占空比不平衡。

2 PCB中的反射

反射是信號(hào)源端與負(fù)載端阻抗不匹配，信號(hào)在傳輸時(shí)受到瞬態(tài)阻抗產(chǎn)生的回波，信號(hào)功率經(jīng)過信號(hào)線A傳送到信號(hào)線B時(shí)，由于阻抗不匹配未被B完全吸收，返回到了信號(hào)源端形成了發(fā)射。也就是說，傳輸線上的阻抗不相等就會(huì)導(dǎo)致信號(hào)出現(xiàn)反射現(xiàn)象（可能在傳輸過程中遇到的過孔，PCB轉(zhuǎn)角等）如圖1所示。

在阻抗相等的匹配情況下，當(dāng)信號(hào)在從特性阻抗Zo1向特性阻抗Zo2傳輸過程中，信號(hào)功率被吸收而無溢出因此不會(huì)產(chǎn)生反射。在阻抗不匹配情況下即Zo1≠Zo2時(shí)，則會(huì)產(chǎn)生信號(hào)反射，這種情況在電路硬件設(shè)計(jì)中是不可避免的。設(shè)輸入信號(hào)的幅度為V1，按原來方向傳輸?shù)男盘?hào)幅度為V3，如果阻抗相等，則有V1=V3，不會(huì)有反射產(chǎn)生，如果Zo1≠Zo2，會(huì)有反射信號(hào)V2，這樣在兩段導(dǎo)線交界面上觀察到的信號(hào)幅度應(yīng)為V1+V2。因此在傳輸信號(hào)的邊緣尖端抖動(dòng)。

數(shù)據(jù)線在信號(hào)傳輸中可以看作是單端網(wǎng)絡(luò)，終端連接是單一負(fù)載，可以考慮單電阻端接的方法，在串行端接串行匹配，可有效消除二次反射且無需直流電源。更加有利于高密度布線。但這里的局限是不適合太高的傳輸速度。

3 信號(hào)完整性分析

3.1 確定多層PCB板的層疊結(jié)構(gòu)

從設(shè)計(jì)者的角度來說，電路板層數(shù)越多越易于布線，但是電路板制作成本和難度也會(huì)隨之增加。因此，在考慮具有特殊布線要求的信號(hào)線如差分線、敏感信號(hào)線等的數(shù)量和種類的同時(shí)，應(yīng)當(dāng)分析電路板的布線密度，從而確定信號(hào)層的層數(shù)；然后根據(jù)隔離、抗干擾和電源的種類的要求來確定內(nèi)電源層的數(shù)目。這樣就可以確定電路板的板層結(jié)構(gòu)。其中對(duì)多層PCB板層分析比較如表1所示：

表1 PCB板層分析

在8層電路板設(shè)計(jì)中，信號(hào)層S1、S2、S3、S4都必須找到電源層與底層作為標(biāo)準(zhǔn)參考平面，因此我們選擇8層（2）的設(shè)計(jì)機(jī)構(gòu)。如果電源層與底層不相鄰，會(huì)影響其耦合度，無法形成寄生小電流。

八層電路板具體設(shè)計(jì)中各層使用不同材質(zhì)，信號(hào)層、電源層、地層的排列順序，以及各層厚度各不相同。PCB的表層，即第一層（TOP層）和第八層（BOTTEM）層直接采用銅箔，而內(nèi)層采用Core銅箔，Core之間用PP填充。

3.2 DDR2布線

本設(shè)計(jì)的DDR2布線中，數(shù)據(jù)線采用ODT（核心整合終結(jié)器）技術(shù)，ODT相當(dāng)于戴維南并行接法，起到終端阻抗匹配的作用。靈活使用上下拉電阻，使輸出電平平衡，減小因占空比失調(diào)。系統(tǒng)使用圖2所示的雙向源端端接方案，利用IBIS模型仿真確定端接電阻的數(shù)值分別為 : RS(B0)=47 ohms，RS(A0)=10 ohms。

從仿真圖形對(duì)比可以看出，加入匹配電阻后使原來信號(hào)的尖端毛刺消失，上升與下降波形更加陡峭，信號(hào)質(zhì)量提升。

4 結(jié)論

經(jīng)過對(duì)信號(hào)反射的分析和仿真，可得到以下結(jié)論：

（1）為了防止數(shù)據(jù)線終端反射信號(hào)我們?cè)黾哟罅康慕K端電阻。但這樣增大了靜態(tài)直流功率。

（2）信號(hào)存在反射是因?yàn)閆L≠Z0，即阻抗不匹配。為了減小反射信號(hào)的干擾盡量使阻抗達(dá)到理想狀況，ZL=Z0使輸線上的能量能完全被負(fù)載吸收。

（3）終端電阻的大小是由信號(hào)線的信號(hào)比和反射率決定的，阻值太小會(huì)減弱匹配效果，阻值太大會(huì)吸收較大的電流增加電源消耗。

[1]Brennan C,Tudor C,Schroeter E,et al.Signal Integrity and PCB layout considerations for DDR2-800Mbps and DDR3Memories.CDNLIVE Silicon Valley:Cadence .2007.

[2]趙天云,王洪迅,郭雷,畢篤彥.DDR2 SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī),2005(03).

[3]劉瑰,朱鴻宇.通用DDR SDRAM控制器的設(shè)計(jì)[J].微型機(jī)與應(yīng)用,2004(08).