內(nèi)嵌于DDS高速DAC的動(dòng)態(tài)參數(shù)測(cè)試

張凱虹 ，陳 真 ，王建超

（1. 中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035；2. 江南大學(xué)物聯(lián)網(wǎng)學(xué)院，江蘇 無(wú)錫 214122）

1 引言

消費(fèi)類(lèi)電子的急劇增長(zhǎng)，使混合信號(hào)電路例如直接數(shù)字頻率合成（DDS）得到長(zhǎng)足發(fā)展。目前內(nèi)嵌于DDS的數(shù)字模擬轉(zhuǎn)換器（DAC）已經(jīng)發(fā)展到14位分辨率和高于1.2 Gsps的采樣速率，并具有超低噪聲、超低功耗和極佳的動(dòng)態(tài)性能。這為DAC的測(cè)試提出了新的挑戰(zhàn)。

針對(duì)如何快速并準(zhǔn)確地輸出測(cè)試值，本文對(duì)基于ATE和頻譜儀的高速DAC動(dòng)態(tài)測(cè)試方法進(jìn)行研究并實(shí)驗(yàn)，搭建了一套測(cè)試平臺(tái)；通過(guò)對(duì)DAC動(dòng)態(tài)參數(shù)

2 DAC動(dòng)態(tài)性能參數(shù)

2.1 DAC一般動(dòng)態(tài)參數(shù)

DAC的一般動(dòng)態(tài)參數(shù)包括信噪比（SNR）、信號(hào)與噪聲諧波比（SNDR或SINAD）、總諧波失真（THD）、無(wú)雜散動(dòng)態(tài)范圍（SFDR）。計(jì)算公式分別為：

其中Ps為信號(hào)功率，Pn為噪聲功率，Pd為由二到五次諧波引起的失調(diào)功率，Ph(1)為諧波功率（基波），Ph(2∶10)為二到九次諧波功率。

2.2 內(nèi)嵌于DDS的DAC所關(guān)注的動(dòng)態(tài)參數(shù)

內(nèi)嵌于DDS的DAC所關(guān)注的動(dòng)態(tài)參數(shù)是寬帶SFDR、窄帶SFDR，還有互調(diào)失真（IM）、相位噪聲、增益平坦度（Gain Flatness）、噪聲光譜密度（NSD）等。

2.2.1 窄帶無(wú)雜散動(dòng)態(tài)范圍

上面提到的SFDR一般指寬帶無(wú)雜散動(dòng)態(tài)范圍，它是指基波與最大諧波的功率比，測(cè)試帶寬寬；窄帶SFDR是指基波與最大雜散波的功率比，測(cè)試帶寬窄。

窄帶SFDR=10×log10[Ph(1)/max(Pspur)]

其中Pspur為最大雜散波功率。

2.2.2 互調(diào)失真（IMD）

由于IQ兩路輸出之間調(diào)制所引起的失真，在非線性條件下，不同頻率的兩信號(hào)自動(dòng)相加減，產(chǎn)生出原信號(hào)中沒(méi)有的額外信號(hào)。一般取三階互調(diào)失真。額外信號(hào)公式如下：

其中fIMF_SUM、fIMF_DFF為額外信號(hào)頻率，m、n為正整數(shù)且不為0，ASUM(rms)、ADFF(rms)為額外信號(hào)幅度均方根值；AFund(rms)為基頻幅度均方根值。

2.2.3 相位噪聲

它是短期頻率穩(wěn)定度的頻域表征方式，指單位赫茲帶寬內(nèi)的噪聲密度與信號(hào)總功率的比值。它是由溫度過(guò)熱產(chǎn)生的。

2.2.4 增益平坦度（Gain Flatness）

它是指在給定帶寬范圍內(nèi)的增益“劇烈增加”和“快速下降”的數(shù)，以分貝（dB）衡量。

2.2.5 噪聲譜密度（NSD）

它指單位帶寬內(nèi)噪聲能量值，即噪聲的功率譜密度。

以上參數(shù)都可以通過(guò)頻譜儀完成測(cè)試。

3 DAC測(cè)試

3.1 測(cè)試方法

本文的高速DAC動(dòng)態(tài)測(cè)試系統(tǒng)采用的測(cè)試方法是：運(yùn)用ATE通過(guò)測(cè)試矢量給DAC的數(shù)字輸入端加載數(shù)字合成正弦信號(hào)所對(duì)應(yīng)的數(shù)字編碼，作為被測(cè)DAC的無(wú)失真輸入信號(hào)。同時(shí)ATE可提供時(shí)鐘信號(hào)再通過(guò)芯片內(nèi)部PLL倍頻作為被測(cè)DAC穩(wěn)定的時(shí)鐘信號(hào)。這樣就可以滿足高頻信號(hào)測(cè)試。

正弦信號(hào)的輸出可通過(guò)被測(cè)芯片的不同，提供調(diào)頻、調(diào)相、調(diào)幅的兩路正交正余弦信號(hào)。頻譜儀輸入端連接到高速電路板正弦信號(hào)輸出端，頻譜儀對(duì)被測(cè)DAC輸出模擬信號(hào)頻譜分析、計(jì)算并記錄測(cè)試結(jié)果。頻譜儀的輸出端連接到微機(jī)，通過(guò)VBT編程使測(cè)試自動(dòng)化。

微機(jī)在ATE的Excel環(huán)境下通過(guò)VBT編程控制儀器啟動(dòng)、設(shè)置并調(diào)用測(cè)試結(jié)果，使動(dòng)態(tài)測(cè)試與其他交直流參數(shù)、功能測(cè)試、靜態(tài)測(cè)試等結(jié)果一起輸出。

3.2 測(cè)試系統(tǒng)框圖

本測(cè)試系統(tǒng)主要由ATE、頻譜儀、待測(cè)DAC模塊組成，如圖1所示。

圖1 測(cè)試系統(tǒng)框圖

3.3 測(cè)試實(shí)現(xiàn)

本文實(shí)驗(yàn)ATE采用的是J750，實(shí)驗(yàn)的芯片是CETC58所研發(fā)的JDDS系列芯片，頻譜儀使用的是Agilent N9020A。

圖2為SFDR的LabVIEW編程流程，可通過(guò)計(jì)算機(jī)進(jìn)行控制。其他參數(shù)的測(cè)試也都可以根據(jù)定義用VBT編程。

特別要注意的是測(cè)試電路板的制作，測(cè)試電路板的好壞將直接影響測(cè)試的結(jié)果。將芯片無(wú)配置的電路板通電連接到頻譜儀，當(dāng)頻譜儀上出現(xiàn)雜散信號(hào)少或沒(méi)有時(shí)說(shuō)明電路板制作合格。

3.4 測(cè)試結(jié)果與分析

表1 J750和頻譜儀寬帶SFDR測(cè)試結(jié)果比較

由表1可知頻譜儀的測(cè)試結(jié)果更好一點(diǎn)。比較結(jié)果表明在相同條件下本文的方法可得到很好的效果。

圖2 SFDR的LabVIEW編程流程

圖3 寬帶和窄帶SFDR頻譜圖

4 結(jié)論

如何快速精確地測(cè)試出DDS中DAC的參數(shù)并達(dá)到一定的高指標(biāo)，是后續(xù)芯片應(yīng)用的關(guān)鍵。本文基于頻譜儀與ATE在同一微機(jī)上實(shí)現(xiàn)頻域信號(hào)的測(cè)試，是一種高效高精確度的方法。

不僅如此，這種方法還有很好的通用性，對(duì)其他種類(lèi)的芯片也可以使用該方法實(shí)現(xiàn)頻域測(cè)試。若要在時(shí)鐘信號(hào)比較高且內(nèi)部無(wú)倍頻功能的條件下測(cè)試，可在高頻電路板上外接時(shí)鐘源實(shí)現(xiàn)測(cè)試。該測(cè)試平臺(tái)硬件搭建比較簡(jiǎn)單，編程方便，有很強(qiáng)的實(shí)用性。

[1] 楊晗. 高速D/A轉(zhuǎn)換器動(dòng)態(tài)參數(shù)測(cè)試方法研究[J]. 微電子學(xué)，2007，37(3)：338-340.

[2] 戴維德. ADC及DAC的發(fā)展概況[J]. 今日電子，2004，11：43-45.

[3] 陳國(guó)龍. 相位噪聲及其測(cè)試技術(shù)[J]. 電子質(zhì)量，2005，（2）：16-17.