數(shù)字陣列在實(shí)時(shí)信號(hào)處理中的研究

王倫生，宋傳玲

(山東商業(yè)職業(yè)技術(shù)學(xué)院，山東 濟(jì)南250103)

0 引 言

在海上雷達(dá)信號(hào)處理系統(tǒng)中，數(shù)字陣列處理技術(shù)需在系統(tǒng)的接收和發(fā)射端對(duì)模擬信號(hào)波速進(jìn)行離散數(shù)字化處理，產(chǎn)生多波速的高頻數(shù)字信號(hào)，這樣更加有利于整個(gè)海上雷達(dá)系統(tǒng)的多功能發(fā)揮，如可同時(shí)實(shí)現(xiàn)遠(yuǎn)距離微小目標(biāo)檢測(cè)與跟蹤、近距離目標(biāo)搜索等功能。而在處理多陣列雷達(dá)信號(hào)時(shí)，信息處理算法的實(shí)效性往往是整個(gè)系統(tǒng)的瓶頸，所以高速、實(shí)時(shí)及并行的多功能信號(hào)處理技術(shù)是當(dāng)前在陣列雷達(dá)信號(hào)處理中的熱點(diǎn)。

本文首先分析了現(xiàn)有雷達(dá)陣列數(shù)字信號(hào)處理算法以及多核級(jí)聯(lián)的DSP 芯片系統(tǒng)結(jié)構(gòu)，在此基礎(chǔ)上提出了一種基于DSP的分布式數(shù)字陣列信號(hào)異步處理結(jié)構(gòu)，對(duì)雷達(dá)信號(hào)的多通道并發(fā)以及同一通道內(nèi)的流水作業(yè)均采用并行技術(shù)進(jìn)行數(shù)據(jù)的劃分及處理。最后基于分布式DSP 系統(tǒng)進(jìn)行算法仿真，并對(duì)仿真結(jié)果進(jìn)行分析。

1 雷達(dá)信號(hào)處理系統(tǒng)中數(shù)字陣列機(jī)制

1.1 常用算法及模型

本文以海面雷達(dá)信號(hào)處理中最常用的目標(biāo)檢測(cè)與跟蹤功能為例，在數(shù)字陣列信號(hào)處理系統(tǒng)中，往往伴隨著較強(qiáng)的海面噪聲干擾、電子干擾雜波等外界干擾，現(xiàn)有的陣列處理算法有DBF 數(shù)字波速成形算法、數(shù)字脈沖調(diào)制調(diào)解、微小目標(biāo)動(dòng)態(tài)監(jiān)測(cè)與跟蹤算法、抗多徑干擾處理及數(shù)字成像算法等。與之前單一通道的信號(hào)處理相比，陣列信號(hào)處理不僅要求對(duì)統(tǒng)一算法的多通道并行執(zhí)行，同時(shí)要求對(duì)不同算法能夠同時(shí)并行處理。

雷達(dá)數(shù)字陣列信號(hào)處理系統(tǒng)中，一般包含了前端的天線射頻模塊、數(shù)字陣列采集模塊、陣列信號(hào)處理模塊。其中數(shù)字陣列采集模塊包含了N個(gè)子模塊，有變頻器、數(shù)字信號(hào)接收器及矯正單元組成，完成對(duì)射頻信號(hào)的接收及變頻處理;而陣列信號(hào)處理模塊接收N個(gè)數(shù)字陣列采集子模塊的輸入信號(hào)，來完成具體的各種功能算法。整個(gè)雷達(dá)的數(shù)字陣列信號(hào)處理系統(tǒng)如圖1所示。

圖1 數(shù)字陣列雷達(dá)信號(hào)處理結(jié)構(gòu)圖Fig.1 Structure diagram of digital array radar signal processing

1.2 分布式DSP 平臺(tái)并行處理系統(tǒng)結(jié)構(gòu)

本文采用了ADI 公司的基于TS201 內(nèi)核分布式多核信號(hào)處理硬件平臺(tái)，TS201DSP 芯片采用了多核處理器，單核頻率達(dá)到1 GHz，一級(jí)緩存為256 Mbit，二級(jí)緩存為1 Gbit，總線為64 位，整個(gè)分布式信號(hào)處理平臺(tái)集成了8個(gè)TS201DSP芯片，對(duì)于多通道的陣列雷達(dá)信號(hào)具有很強(qiáng)的并行處理能力及較強(qiáng)的高并發(fā)存儲(chǔ)能力。經(jīng)過測(cè)試，整個(gè)處理平臺(tái)的數(shù)據(jù)互通速率達(dá)到了6 Gb/s，保證了數(shù)據(jù)并發(fā)處理的實(shí)效性，平臺(tái)拓?fù)浣Y(jié)構(gòu)如圖2所示。

結(jié)合圖1 可知，本信號(hào)處理硬件平臺(tái)既要能處理陣列雷達(dá)的多波束數(shù)字信號(hào)并行處理，又需要能夠處理單一通道內(nèi)多種算法的并行運(yùn)算。所以在算法設(shè)計(jì)上，各單獨(dú)的DSP 芯片之間數(shù)據(jù)耦合要較少，包括全局變量的數(shù)量以及各處理單元之間的信息發(fā)送和接收。由圖2 可知，本信號(hào)處理硬件平臺(tái)具有很好的松散耦合性和擴(kuò)展性。

圖2 DSP 平臺(tái)信號(hào)處理級(jí)聯(lián)圖Fig.2 Structure diagram of DSP platform for signal processing

2 數(shù)字陣列并行算法原理

2.1 雷達(dá)陣列數(shù)字波速處理

在對(duì)雷達(dá)陣列信號(hào)進(jìn)行并行化的數(shù)字處理系統(tǒng)中，對(duì)雷達(dá)發(fā)射信號(hào)的數(shù)字化波束進(jìn)行空間拓展，即DBF 是整個(gè)算法的第一步也是關(guān)鍵的步驟。通過DBF算法組成具有全方位及全時(shí)空間的數(shù)字波束。其原理是分布式的數(shù)字波束按照比例進(jìn)行向量組合(波速×強(qiáng)度×方位)，并把組合后的向量與一個(gè)二維矩陣進(jìn)行疊加，進(jìn)行波束的合成。在實(shí)際的陣列信號(hào)并行處理系統(tǒng)中，常見的有8 波束合一、16 波束合一，在實(shí)際應(yīng)用中，波束的數(shù)量具有很強(qiáng)的隨機(jī)性，圖3 為4 波束合一、總波束數(shù)為32的DBF結(jié)構(gòu)圖。

圖3 數(shù)字陣列并行處理拓?fù)浣Y(jié)構(gòu)Fig.3 Digital array parallel processing architecture

圖3 中，每個(gè)立方體的同一平面的4個(gè)圓p2，p4，p5，p7 為4 波束接收器，用來完成DBF 中第一級(jí)的4 波束合成，波束合成后發(fā)送至p3，同時(shí)進(jìn)行波束空間擴(kuò)展，分撒為32 路信號(hào)，至此完成了第2 級(jí)的DBF算法。表1 為整個(gè)DBF算法流水下時(shí)序關(guān)系。

表1 DBF 流水處理時(shí)序Tab.1 Timing and mapping diagram of DBF algorithm

2.2 波束壓縮處理

一般的雷達(dá)陣列波束壓縮處理中，常用FFT-壓縮系數(shù)-IFFT 流程進(jìn)行處理，以一個(gè)2 k的波束為例，單一TS201DSP 芯片可以并行處理16個(gè)波束的FFT-壓縮系數(shù)-IFFT 處理。

FFT-壓縮系數(shù)-IFFT 流程處理對(duì)波束比較少的時(shí)候性能較高，但當(dāng)波束較多時(shí)，此種流程的實(shí)時(shí)性并不高。圖4 給出了其余2 種的波束壓縮拓展圖，實(shí)時(shí)性得到較大的提高。

圖4 兩種FFT 并行處理拓?fù)鋱DFig.4 Two kinds of FFT parallel processing architecture

當(dāng)波束較多時(shí)，可利用圖4 中的2 種結(jié)構(gòu)進(jìn)行處理，圖4 右邊的處理結(jié)構(gòu)利用了對(duì)信號(hào)的奇偶分解進(jìn)行雙支路信號(hào)處理，可以減少FFT，IFFT 中對(duì)信號(hào)進(jìn)行分解的時(shí)間。

2.3 并行累積算法

本文系統(tǒng)中，設(shè)計(jì)了并行累積算法，即搜集到一定數(shù)量的雷達(dá)陣列波束后，才把信號(hào)送入陣列信號(hào)處理器中處理。例如在TS201DSP 芯片中，搜集了32 路信號(hào)后才開始進(jìn)行FFT，IFFT 處理，在利用雷達(dá)信號(hào)進(jìn)行微小運(yùn)動(dòng)目標(biāo)的定位及跟蹤算法中，需要得到多序列的幀信號(hào)，每幀圖像之間的距離同時(shí)得到多徑信道系數(shù)，才開始進(jìn)行算法的處理，這樣可以有效利用TS201DSP 芯片平臺(tái)的批處理操作性能，同時(shí)提高算法的準(zhǔn)確性。

并行累積算法具有如下特征:

1)微小運(yùn)動(dòng)目標(biāo)的定位及跟蹤算法MTD 處理的每幀圖像大小為1024 ×2048，并且一次處理32幀數(shù)據(jù)，數(shù)據(jù)總大小為128M，多次累積以及最后進(jìn)行灰色度成像時(shí)算法的數(shù)據(jù)量更大，所以TS201DSP芯片的緩存已經(jīng)不滿足算法要求，需要在板級(jí)擴(kuò)展外部存儲(chǔ)器。

2)整個(gè)算法大部分時(shí)間是對(duì)各種不同的累積數(shù)據(jù)信號(hào)進(jìn)行相同的處理，更有利于模塊化的軟件執(zhí)行。如MTD算法需要在所有的TS201DSP 芯片同時(shí)進(jìn)行FFT，IFFT 處理，這樣利用并行庫(kù)模塊對(duì)整個(gè)流程進(jìn)行更加清晰的劃分。

表2 給出了在TS201DSP 平臺(tái)上利用并行累積算法的幀間處理時(shí)序。

表2 累積算法處理時(shí)序表Tab.2 The timing table of accumulation algorithm processing

?

3 仿真實(shí)驗(yàn)

本文設(shè)計(jì)了基于TS201DSP 芯片的雷達(dá)陣列信號(hào)處理系統(tǒng)，整個(gè)系統(tǒng)分為3 塊處理板，其中第1板塊是對(duì)雷達(dá)陣列信號(hào)進(jìn)行16 波束的DBF 并行處理;第2、3 塊板完成雷達(dá)數(shù)字波束的壓縮處理以及并行累積算法，功能是對(duì)海面微小目標(biāo)進(jìn)行定位MTD 及跟蹤C(jī)FAR 處理，最后利用ISAR 進(jìn)行目標(biāo)物成像處理及顯示。整個(gè)算法中各個(gè)模塊的時(shí)間開銷如表3所示，同時(shí)給出了一般算法的參考時(shí)間。

表3 算法處理時(shí)間表Tab.3 The algorithm processing schedule

由表3 可看出，利用本文提出的基于TS201DSP處理器的雷達(dá)數(shù)字陣列實(shí)時(shí)信號(hào)處理結(jié)構(gòu)，在對(duì)目標(biāo)物檢測(cè)的實(shí)際應(yīng)用中，整個(gè)針對(duì)雷達(dá)陣列信號(hào)的一系列處理過程中，如DBF算法、波束壓縮處理算法、MTD、CFAR 檢測(cè)跟蹤算法及最終的ISAR 成像處理算法的處理時(shí)間相比較于參考時(shí)間都有了很大的提升，加快了整個(gè)系統(tǒng)信號(hào)處理的實(shí)效性，提高了系統(tǒng)性能。

4 結(jié) 語(yǔ)

本文分析了海上雷達(dá)陣列數(shù)字信號(hào)處理中實(shí)效性問題，針對(duì)雷達(dá)信號(hào)的多通道、多任務(wù)的并行處理機(jī)制提出了一種基于DSP 處理器的雷達(dá)數(shù)字陣列實(shí)時(shí)信號(hào)處理結(jié)構(gòu)，在雷達(dá)陣列信號(hào)處理過程中的幾個(gè)階段分別進(jìn)行研究。最后設(shè)計(jì)了基于TS201DSP 處理器的算法仿真系統(tǒng)，結(jié)果表明對(duì)雷達(dá)陣列信號(hào)處理系統(tǒng)在實(shí)效性能上有了較大提高。

［1］SKOLNIK M.Attributes of the ubiquitous phased array radar［C］// Phased Array Systems and Technology IEEE International Symposium，2003:101-106.

［2］SKOLNIK M.Improvements for air-surveillance radar［C］// Proc.of the 1999 IEEE Radar Conference，1999:18-21.

［3］向迎春，曲長(zhǎng)文，蘇峰，等.一種高頻雷達(dá)天線的快速分析方法［J］.艦船科學(xué)技術(shù)，2011，33(7):108-111.XIANG Ying-chun，QU Chang-wen，SU Feng，et al，A fast and efficient method for antenna of HF radar［J］.Ship Science and Technology，2011，33(7):108-111.

［4］余桐奎，劉文帥，王郁，等.矢量陣被動(dòng)合成孔徑算法［J］.艦船科學(xué)技術(shù)，2014，36(7):86-89.YU Tong-kui，LIU Wen-shuai，WANG Yu，et al，The method of synthetic aperture based on vector sensor array［J］.Ship Science and Technology，2014，36(7):86-89.

［5］ADI Company.ADSP_TS201 Tiger SHARC Processor Programming Reference，Revision 1.1［Z］.2005.