采用負(fù)反饋結(jié)構(gòu)設(shè)計的高性能MOS 開關(guān)

程 亮

(山西經(jīng)濟(jì)管理干部學(xué)院，山西 太原 030024)

近年來，隨著超大規(guī)模集成電路的發(fā)展，片上系統(tǒng)(SOC)已成為芯片技術(shù)發(fā)展的一個主流方向。片上系統(tǒng)中的重要模塊，模/數(shù)轉(zhuǎn)換器(ADC)在結(jié)構(gòu)設(shè)計、制做工藝、性能指標(biāo)上都有了巨大的進(jìn)步，正在朝著低壓、低功耗、高速和高精度的方向發(fā)展。而ADC 電路中的一個重要組成部分是采樣保持電路，在采樣保持電路結(jié)構(gòu)中使用了大量的MOS開關(guān)，MOS 開關(guān)的線性度、穩(wěn)定性、速度都將直接影響到ADC 系統(tǒng)的各項指標(biāo)。

MOS 開關(guān)的信號采樣過程對信號的信噪比(SNR)和信號噪聲及失真比(SNDR)有至關(guān)重要的影響。傳統(tǒng)結(jié)構(gòu)的MOS 開關(guān)存在導(dǎo)通電阻非線性、限制輸入信號幅度、芯片占用面積大等問題。

本設(shè)計采用負(fù)反饋電路結(jié)構(gòu)，用來穩(wěn)定采樣周期內(nèi)MOS 開關(guān)的柵源電壓，以保證開關(guān)導(dǎo)通電阻和輸入信號無關(guān)，同時還采用了電容充放電技術(shù)以提高采樣周期內(nèi)MOS開關(guān)柵極電壓，實現(xiàn)MOS 開關(guān)柵壓的自舉。通過對MOS 開關(guān)結(jié)構(gòu)及性能的一系列改進(jìn)，很大程度上減小了開關(guān)在采樣過程中對信號的影響。

1 現(xiàn)有技術(shù)分析

MOS 器件在作為開關(guān)的使用過程中，常工作于截止(關(guān)斷)以及三極管區(qū)域(開啟)，在信號的采樣過程中，因MOS管導(dǎo)通電阻隨輸入信號變化而產(chǎn)生的非線性因素是導(dǎo)致采樣信號具有較大失真度的主要原因。MOS 開關(guān)管導(dǎo)通電阻阻值為:ron=1/gds，其中。所以，從此式子中可以得到MOS 開關(guān)的導(dǎo)通電阻和輸入信號有關(guān)。

通常情況下，如果對MOS 開關(guān)的線性度要求不高，可以采用單個的NMOS 或單個的PMOS 來作為MOS 開關(guān)，但這種開關(guān)具有較為嚴(yán)重的電阻非線性問題，其導(dǎo)通電阻隨輸入信號的變化而變化;此外，MOS 閾值的大小也限制了輸入信號的幅度。為降低導(dǎo)通電阻的非線性，有時也采用CMOS 結(jié)構(gòu)，這種結(jié)構(gòu)在一定程度上有效降低了MOS 開關(guān)導(dǎo)通電阻隨輸入信號變化的非線性，如圖1 所示，但是在高線性度要求開關(guān)電容電路結(jié)構(gòu)中，這種開關(guān)依然無法滿足要求。

圖1 NMOS，PMOS，CMOS 結(jié)構(gòu)及導(dǎo)通電阻隨柵源電壓的變化特性

在如今的深亞微米低壓(如1.8 V 及以下電源電壓)工藝條件下，出于對電源電壓波動的考慮(而MOS 管閾值電壓隨特征尺寸的減小變化不大)，同時為得到較高保真的信號，所以在采樣系統(tǒng)中，常采用柵壓自舉及時鐘倍增技術(shù)來實現(xiàn)MOS 開關(guān)［1］。圖2 中即為這種開關(guān)結(jié)構(gòu)的簡單示意圖。

圖2 柵壓自舉及時鐘倍增技術(shù)以提高M(jìn)OS 開關(guān)導(dǎo)通電阻的線性度

在上圖2 中，晶體管M10，M11，電容C2，C3 以及反相器I0 共同構(gòu)成電荷泵結(jié)構(gòu)，產(chǎn)生對晶體管M3 的柵極時鐘控制信號;電容C1 通過開關(guān)M4 和主開關(guān)管MS 柵極連接，并通過開關(guān)M1 和開關(guān)MS 源極相接，使得輸入信號在被采樣的過程中主開關(guān)MS 柵源電壓保持不變，從而保證了開關(guān)MS的導(dǎo)通電阻和輸入信號無關(guān);而M7，M8 構(gòu)成反相器結(jié)構(gòu)。該電路在保持(hold)及采樣(sample)兩時鐘周期內(nèi)的電路結(jié)構(gòu)以及相應(yīng)的時鐘控制信號如下圖3 所示。

從圖3 中可以看出，在保持時鐘周期內(nèi)，晶體管M3，M2，M5 以及M6 開啟，電源電壓對電容C1 充電，使其上極板電位達(dá)到VDD，而開關(guān)管MS 柵極通過M5，M6 連接到地，對其柵極復(fù)位;而在采樣時鐘周期內(nèi)，因電容C1 兩端無直流通路，其上極板電位將在電源電壓VDD上疊加一輸入信號Vin。從而在無交疊的時鐘控制信號控制下，開關(guān)管MS 在采樣周期內(nèi)，其柵源電壓將維持不變，從而維持了導(dǎo)通電阻的穩(wěn)定性。

圖3 MOS 開關(guān)采樣及保持時鐘周期工作電路結(jié)構(gòu)以及時鐘控制信號

現(xiàn)有高性能MOS 開關(guān)采用柵壓自舉以及時鐘倍增(或電荷泵)技術(shù)，在很大程度上抑制了MOS 開關(guān)導(dǎo)通電阻隨輸入信號變化而產(chǎn)生的非線性因素，并因此而提高了輸出端采樣信號的信號噪聲及失真比。但同時該電路結(jié)構(gòu)因多個電容的引入而占據(jù)了較大的面積;并且，電荷泵技術(shù)的引入，使得時鐘電壓倍增到2 倍的電源電壓，這有可能會引起可靠性問題的產(chǎn)生。

2 電路設(shè)計

圖4 即為本設(shè)計中所采用的負(fù)反饋結(jié)構(gòu)且具有較高性能的MOS 開關(guān)結(jié)構(gòu)圖，主要包括以下幾個部分:主MOS 開關(guān)管，負(fù)反饋結(jié)構(gòu)，開關(guān)電容電路網(wǎng)絡(luò)以及時鐘饋通抑制結(jié)構(gòu)。100 為整個開關(guān)電路結(jié)構(gòu)，結(jié)構(gòu)中包含四部分，分別為主MOS 開關(guān)管101，負(fù)反饋結(jié)構(gòu)102，開關(guān)電容電路網(wǎng)絡(luò)103以及時鐘饋通抑制結(jié)構(gòu)104。負(fù)反饋結(jié)構(gòu)102 提供一個隨輸入信號變化的MOS 開關(guān)柵極電壓;而開關(guān)電容電路網(wǎng)絡(luò)103實現(xiàn)電平轉(zhuǎn)移(level shift)功能，對柵極電壓提供一個采樣周期內(nèi)的直流偏置;時鐘饋通抑制結(jié)構(gòu)104 采用一個和主開關(guān)管成一定尺寸比例的MOS 晶體管以消除時鐘饋通對輸出信號的影響。

圖4 負(fù)反饋高性能MOS 開關(guān)結(jié)構(gòu)示意圖

下圖5 所示電路結(jié)構(gòu)即為本設(shè)計所采用的一種實現(xiàn)方式，200 為帶有負(fù)反饋，開關(guān)電容以及抑制時鐘饋通結(jié)構(gòu)的高性能MOS 開關(guān)結(jié)構(gòu)。

圖5 帶負(fù)反饋結(jié)構(gòu)高性能MOS 開關(guān)的電路實現(xiàn)

上圖5 中201 為普通MOS 開關(guān)管，也是該電路中核心結(jié)構(gòu);202 結(jié)構(gòu)中，運(yùn)算放大器205 結(jié)構(gòu)以及偏置在Ibias 直流電流下的晶體管M7 共同構(gòu)成負(fù)反饋結(jié)構(gòu)。其中運(yùn)算放大器205 正輸入端接MOS 開關(guān)201 信號輸入端，而運(yùn)算放大器205 結(jié)構(gòu)負(fù)輸入端和晶體管M7 源極連接。故而在晶體管M7 固定地偏置在電流Ibias 以及在運(yùn)放負(fù)反饋機(jī)制作用下，205 結(jié)構(gòu)運(yùn)算放大器輸出端A 點(diǎn)和負(fù)輸入端B 點(diǎn)之間的壓差將不隨輸入信號的變化而變化，也即是A 點(diǎn)電壓和MOS 開關(guān)201 源端電壓差將不隨輸入信號的變化而發(fā)生變化，從而實現(xiàn)了較為線性的導(dǎo)通電阻。

上圖中203 結(jié)構(gòu)即為帶有開關(guān)電容結(jié)構(gòu)的電平轉(zhuǎn)移(level shift)結(jié)構(gòu)，在保持時鐘周期內(nèi)實現(xiàn)對電容C0的充電，使其下極板電位為電源電壓;而在采樣時鐘周期內(nèi)，因無直流通路，電容下極板，也即是開關(guān)管結(jié)構(gòu)201 柵極電壓達(dá)到VDD+VDS2+Vin，從而可以保證晶體管MS 柵源電壓和輸入信號無關(guān);另外在結(jié)構(gòu)203 中，采用CMOS 結(jié)構(gòu)M5，M6 以便更好的傳遞運(yùn)放結(jié)構(gòu)205 輸出端信號。

上圖中204 為消除時鐘饋通效應(yīng)二極管連接方式MOS管，其尺寸和主開關(guān)201 結(jié)構(gòu)成一定比例關(guān)系，以消除時鐘下降沿晶體管MS 溝道中電荷饋入輸出端，引起信號的失真。

3 結(jié)論

在對信噪比要求高的信號處理系統(tǒng)中，本文所采用的一種負(fù)反饋的方式來維持主開關(guān)管在采樣時鐘周期內(nèi)的性能穩(wěn)定。相較于傳統(tǒng)的柵壓自舉及時鐘倍增MOS 開關(guān)，本發(fā)明具有更小的芯片面積;同時電路中也不存在較高的時鐘倍增電壓，從而也較大地增強(qiáng)了電路的可靠性。

［1］Wang Lei，Yin Wen jing，Xu Jun.A Bootstrapped Sampling Circuit for High-Resolution and High-Speed A/D Converter［J］.Microelectronics，2007，37(1):80－84.