周海鴻 孫祖瓊 譚文兵
(桂林電子科技大學,廣西 桂林 541004)
基于ARM+FPGA的變頻調(diào)速電機參數(shù)測量
周海鴻 孫祖瓊 譚文兵
(桂林電子科技大學,廣西 桂林 541004)
文章提出了一種基于ARM+FPGA結(jié)構(gòu)的變頻調(diào)速異步電動機工況參量測量方法,給出了硬件設計方法、軟件模塊構(gòu)成。通過采取FFT算法和準同步采樣技術(shù),變頻調(diào)速傳動系統(tǒng)中異步電動機轉(zhuǎn)速、電參量和轉(zhuǎn)矩的測量得以實現(xiàn)。測試結(jié)果表明,此系統(tǒng)能提高測試環(huán)節(jié)的效率和準確度。
電機;測量;準同步;ARM;FPGA
變頻調(diào)速技術(shù)應用廣泛,在許多領域中都有涉及。但異步電動機的轉(zhuǎn)換效率并不高,為了提升效率,減小諧波損耗,改善功率因數(shù),必須先測試變頻調(diào)速傳動系統(tǒng)中異步電動機的工作參數(shù),但是許多諧波成分存在于變頻裝置輸出的電量信號中,所以,需要高精度的測量含有諧波的成份,對 A/D轉(zhuǎn)換速度的要求也進一步提高,CPU處理速度提升也成為一大主要要求[1]。隨著嵌入式計算機和大規(guī)模可編程邏輯器件技術(shù)的發(fā)展,其數(shù)據(jù)處理速度和規(guī)模都得到很大的提高,為我們進行復雜而又高精度的測量提供了有效的硬件平臺。采用ARM+FPGA結(jié)構(gòu),輔以傳感器、信號調(diào)理和A/D電路構(gòu)成測試系統(tǒng),可以較好地滿足測量變頻調(diào)速異步電動機工況參量對硬件平臺速度和精度的要求。
1.1交流電參量的測量
同步采樣方法是目前常用的方法之一,目前越來越多領域也陸續(xù)采用準同步采樣測量方式。準同步采樣即為等間隔采樣,因為振蕩器的頻率與被測信號頻率不是整倍數(shù)的關(guān)系,由此準同步采樣的誤差隨之產(chǎn)生。若需得到和同步采用相同的精度,只許將多個周期的被測信號進行采集、分析[1],同步采樣算法應用得當,可以衍生出準同步采樣的算法,準同步采樣算法主要適用于測量周期信號平均值,例如非正弦波情況下的電壓有效值、電流有效值、有功功率和電壓、電流平均值等,基于這些結(jié)果,可計算出視在功率、無功功率。
測量周期為T的信號,可以看作是積分求均值的計算,如下:
當采用同步采樣測量時,將信號周期劃分為N等份,得到 N個數(shù)據(jù),并對其進行采樣,可得到 u(kt)和 i(kt),k=1,2, ……,N。當N>M(M為u(t)、i(t) 的最高次諧波次數(shù))時有:
準同步采樣算法較同步采樣算法比較而言,其不同之處是采樣周期為T+Δ,而△的值很小,在 n個T+Δ時間內(nèi)采樣。即把時間分為份,采集個數(shù)。講采集的數(shù)加總后,將所得值再平均,可知:
若1.2M>N(M為i(t)、u(t)的最高次諧波次數(shù))時,n可取3—5[2]。當采用A/D轉(zhuǎn)換器(轉(zhuǎn)換器精度為16位,轉(zhuǎn)換精度為0.0015%)時,即可得到較高的精度,且此精度和同步采樣的精度十分接近,測量精度所需要求能得到滿足。
而在實際測量中,若設定的采樣頻率較高時,將使n×Δ的值降到很低(當Δ=0時,即為同步采樣)。故當條件許可的時,若采用的采樣方法是準同步,應將采樣頻率盡可能的提升。被測信號中含有的最高諧波次數(shù)、A/D轉(zhuǎn)換的時間和計算機的處理時間將共同決定采樣頻率的大小。
1.2轉(zhuǎn)矩轉(zhuǎn)速的測量
本系統(tǒng)應用快速傅里葉變換(FFT)運算的結(jié)果,來計算異步電動機輸出的機械功率。
由于需要用FFT分析對信號進行相應分析,故將每周期的采樣點數(shù)定為N2個。通過對時間的測量,能夠得到相對應的轉(zhuǎn)速和轉(zhuǎn)矩。輸出的兩個轉(zhuǎn)速信號,從轉(zhuǎn)矩和轉(zhuǎn)速兩個傳感器中得到。且兩個信號的波形都可近似看作是正弦波。為了得到轉(zhuǎn)速信號的周期長度,需要對轉(zhuǎn)速信號進行相應處理,處理后還能得到對應的基波初相位。信號頻率即為周期長度的倒數(shù),所需轉(zhuǎn)速同樣能求得;將兩個信號的基波初相位做差,即可得到對應的轉(zhuǎn)矩值。從中也可以看出,轉(zhuǎn)速信號采樣點間的時間間隔越?。床蓸宇l率越高),那么得到的轉(zhuǎn)速、轉(zhuǎn)矩值也將越精準。但是,周期采樣點的增多,即采樣頻率的提高,勢必將會增加計算機處理數(shù)據(jù)的時間。將各方面因素考慮其中,進行綜合選取,本系統(tǒng)對各個信號在每個周期中的采樣點數(shù)選定為2048個點。
本系統(tǒng)將 2作為基底、應用FFT來準確,迅速的計算DFT。
1.3頻率的測量
為準確求取實際電機輸入波形的周期和頻率等數(shù)據(jù),需要對原始信號進行首次掃描,找到原始信號中所需要的最小值、最大值和平均值,之后可根據(jù)原始信號中的這部分值,進行再次的信號掃描,此次掃描的目的是為了找出周期的開始和結(jié)束時間,方法是在掃描過程中對信號進行增量求和,根據(jù)增量和的大小可對開始和結(jié)束時間節(jié)點進行判斷。但是被測信號周期一般會存在不穩(wěn)定的情況,而且在周期測量過程中,也可能會產(chǎn)生一定誤差,針對此,可對輸入信號中的各個周期中的采樣點數(shù)求取平均,即可獲取每個周期的平均點數(shù),進一步可得到對應周期平均值。而將周期求倒即可獲得頻率值。
無論是數(shù)字濾波、FFT計算,還是為了求取異步電動機相關(guān)參數(shù),都需要對周期、頻率、每周期點數(shù)進行精準而快速的測量。
本系統(tǒng)通過采取這種方法,準確測量出變頻器輸出和轉(zhuǎn)速的信號周期。對線電壓信號周期的量測,能得到變頻器輸出的信號周期。
系統(tǒng)基本結(jié)構(gòu)如圖 1所示。測試裝置核心部分處理單元是由ARM處理器和現(xiàn)場可編程門陣列FPGA組成的。在信號采集電路中,轉(zhuǎn)矩轉(zhuǎn)速傳感器輸出的兩個同頻率正弦波信號和成一定相位差,在變頻調(diào)速傳動系統(tǒng)中,變頻器輸出的三相交流電信號、、、經(jīng)過電壓、電流傳感器,將引至二階巴特沃思低通濾波器,之后分別送至TI公司的A/D轉(zhuǎn)換芯片ADS8364的6個16位數(shù)據(jù)采集通道[3],以實現(xiàn)同步采樣。系統(tǒng)選用三星公司的K9F1208U0A、S3C2410和K9F1208U0A共同來構(gòu)建ARM處理器單元[4]。ARM處理器實現(xiàn)對各模塊的控制,原理是通過底層驅(qū)動控制協(xié)處理器FPGA產(chǎn)生的各種控制信號來實現(xiàn);選用Ahera公司的Cyclone系列的EP1C6Q240C8 FPGA作為協(xié)處理器[5],具體實現(xiàn)功能如下:FPGA對50MHz時鐘分頻產(chǎn)生A/D芯片采樣時鐘和ARM處理器外部時鐘;A/D模塊讀/寫時序控制;生成6個FIFO,存儲經(jīng)A/D編碼的數(shù)據(jù);提供ARM處理器控制信號,實現(xiàn)ARM處理器地址總線、數(shù)據(jù)總線和外部中斷信號接入。ARM處理器通過FPGA產(chǎn)生的中斷信號來讀取FIFO中的數(shù)據(jù);數(shù)據(jù)處理完畢后通過LCD和打印機顯示測試結(jié)果。
圖1 測試系統(tǒng)原理框圖
主要使用++C Visual語言和VHDL語言對軟件進行設計,系統(tǒng)的工作流程圖以及數(shù)據(jù)處理程序框圖如圖2。
當系統(tǒng)開始工作,ARM處理器和 FPGA協(xié)處理器中的FIFO開始初始化。將經(jīng)過A/D轉(zhuǎn)換后的數(shù)據(jù)存入6個數(shù)據(jù)輸出通道所對應的FIFO中。當FIFO中的數(shù)據(jù)容量達到一定程度時,將產(chǎn)生中斷,ARM處理器中的主程序產(chǎn)生中斷等待線程;中斷一旦產(chǎn)生,就會進入中斷服務程序,進而對數(shù)據(jù)進行讀取,數(shù)據(jù)處理程序?qū)⑼瓿蓪Σ杉玫母鞣N波形數(shù)據(jù)進行處理和計算,最后求得所需異步電動機的各類參數(shù),并且可以顯示和打印輸出結(jié)果。
幾點說明:
(1)在信號調(diào)理電路中,其中包含兩級二階低通巴特沃思濾波器,將逆變器最高輸出頻率的30倍固定設置為巴特沃思濾波器的截止頻率,所以在逆變器輸出的低頻段,在有用的信號中,仍可能會存在高頻噪聲。因此,在程序中將采用無限沖擊響應)IIR(型巴特沃思低通數(shù)字濾波器,能將混入的高頻噪聲加以濾除。
(2)因為采樣周期步長會受到一定限制,那么所測量的電壓電流信號在一個周期信號中的采樣點數(shù)不一定剛好是個點。因此,在作FFT分析之前,為保證點數(shù)的準確性,需要把一個周期內(nèi)的數(shù)據(jù)插值成正好個點,這將引入插值問題。而具有二階精度的線性差值,能完全達到該系統(tǒng)所需精度要求。
圖2 系統(tǒng)工作流程圖和數(shù)據(jù)處理程序框圖
(3)通過將應用程序和驅(qū)動程序進行交互,來完成數(shù)據(jù)的采集工作,目前存在多種實現(xiàn)信息交互的方式。在交互的過程中,系統(tǒng)中某些模塊可能會有所改動,為了避免交互所產(chǎn)生問題,必須重新對WindowsCE系統(tǒng)進行編譯,并重新燒寫FLASH。若想在不改動驅(qū)動的情況下,調(diào)試應用程序,則需要使用ETEVENT的方法,這能夠解決對FLASH進行反復燒寫的問題。
筆者用三相鼠籠式異步電機(50kW,460V,50Hz,三相、星型連接、4電極)進行實驗,采用LJEl08Z型直流牽引電機作為負載發(fā)電機,選用東風4型內(nèi)燃機車制動電阻作為發(fā)電機的負載,對比測試采用ZPM-14B電參數(shù)綜合測試儀測量電機電參數(shù),JNC-3A型轉(zhuǎn)矩轉(zhuǎn)速矩儀測量電機的轉(zhuǎn)矩、轉(zhuǎn)速, 測得的各參數(shù)的相對誤差為:電流±0.1%、電壓±0.2%、功率±0.5%、頻率±0.2%、轉(zhuǎn)矩±0.2%、轉(zhuǎn)速±0.1%。
本文介紹了一種基于FPGA+ARM結(jié)構(gòu)的變頻調(diào)速異步電動機工況參量測量實現(xiàn)方式。相對于傳統(tǒng)的檢測方法,本文提出的方法充分利用ARM資源豐富、運行效率高和計算精度高的特點,以及利用FPGA靈活的大規(guī)模高速邏輯運算處理能力和I/O具有較為豐富的資源的特點,對硬件進行簡化,具有成本低、功耗小、數(shù)據(jù)存儲量大、數(shù)據(jù)處理速度快且便于擴展等特點,符合當代測試設備更智能、更專業(yè)、更小型、功耗更低的新型發(fā)展方向。實測數(shù)據(jù)表明,此方法達到測量對速度和精度的要求,具有應用價值。
[1] 黃純,何怡剛,江亞群.交流采樣同步方法的分析與改進[J].中國電機工程學報,2002,22(9):38-42.
[2] 蔡佰周,劉志強,于麗萍.變頻調(diào)速系統(tǒng)的非正弦電參量測量[J].儀表技術(shù)與傳感器,1997,(1):44-46.
[3] Texaslnstruments.ADS8364 Analog-to-Digital Converters Data[M]. TexasVs:Manual Burr-Brown Incorporated,2002.
[4] 陳頤.ARM9嵌入式技術(shù)及Linux高級實踐教程[M].北京:北京航空航天大學出版社,2003.
[5] Ahera Corporation.Cyclone Device Handbook[M]. Amcia: San Jose.CA,2003.
Parameter measurement of variable-frequency speed regulating motor based on ARM+FPGA
Abatract: This paper presents a measurement method of operating parameter based on ARM+FPGA for Variable-frequency Speed Regulating Motor,The hardware and software are described,quasi-synchronous sampling algorithm and FFT are employed to measure electric parameters as well as rev and torque parameters of motor in the variable-frequency speed regulating system.This system has evidently improved the effciency and quality of testing task with high utility and validity in practice.
Motor; measurement;quasi- synchronization;ARM;FPGA
TM930.12
A
1008-1151(2015)10-0039-03
2015-09-12
大學生創(chuàng)新創(chuàng)業(yè)計劃項目(201410595003;201510595027;201510595200)。
周海鴻(1962-),男,桂林電子科技大學工程師,從事電氣電子設備開發(fā)工作;孫祖瓊(1990-),男,桂林電子科技大學學生,研究方向為電氣電子設備開發(fā);譚文兵(1991-),男,桂林電子科技大學學生,研究方向為電氣電子設備開發(fā)。