基于MicroBBllaazzee的嵌入式雷達(dá)控制系統(tǒng)設(shè)計(jì)

史曉豐

（空軍工程大學(xué)，陜西 西安 710051；空軍西安飛行學(xué)院，陜西 西安 710306）

基于MicroBBllaazzee的嵌入式雷達(dá)控制系統(tǒng)設(shè)計(jì)

史曉豐

（空軍工程大學(xué)，陜西 西安 710051；空軍西安飛行學(xué)院，陜西 西安 710306）

嵌入式系統(tǒng)以微處理器為核心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，其主要特征是實(shí)時(shí)性強(qiáng)。本文圍繞Xilinx公司的軟核微處理器MicroBlaze，采用嵌入式開發(fā)套件EDK，設(shè)計(jì)了一套用于雷達(dá)對外接口通信控制的嵌入式系統(tǒng)，并給出了系統(tǒng)軟硬件各個(gè)模塊以及整體設(shè)計(jì)的實(shí)現(xiàn)。試驗(yàn)結(jié)果表明，該系統(tǒng)能夠可靠、穩(wěn)定地工作。

嵌入式控制；EDK；MicroBlaze

1　MicroBlaze處理器結(jié)構(gòu)

MicroBlaze處理器是Xilinx公司針對嵌入式處理器開發(fā)應(yīng)用推出的一種32位嵌入式處理器內(nèi)核，它是一種軟核結(jié)構(gòu)，簡單但靈活性強(qiáng)，在目標(biāo)器件中可以進(jìn)行任意配置。它采用RISC指令集、Harvard體系結(jié)構(gòu)，該處理器有以下一些特征：

①32個(gè)32位通用寄存器和2個(gè)專用寄存器。

②32位指令系統(tǒng)，支持3個(gè)操作數(shù)和兩種尋址方式。

③分離的32位指令和數(shù)據(jù)總線，符合IBM的OPB總線規(guī)范。

④通過本地存儲(chǔ)器總線（LMB）直接訪問片內(nèi)塊存儲(chǔ)器（BRAM）。

⑤具有高速的指令和數(shù)據(jù)緩存（cache），三級流水線結(jié)構(gòu)。

⑥具有硬件調(diào)試模塊（MDM）。

⑦帶8個(gè)輸入/輸出快速鏈路接口（FSL）。

圖1為MicroBlaze處理器的結(jié)構(gòu)圖，其中DOPB是器件內(nèi)部的外圍設(shè)備數(shù)據(jù)接口總線，用于處理器與片內(nèi)的設(shè)備進(jìn)行數(shù)據(jù)交換。DLMB為實(shí)現(xiàn)數(shù)據(jù)交換的本地塊存儲(chǔ)器總線，該總線為處理器內(nèi)核與塊存儲(chǔ)器（BRAM）之間提供專用的高速數(shù)據(jù)交換通道［1］。

圖1　MicroBlaze處理器結(jié)構(gòu)圖

IOPB用于實(shí)現(xiàn)外部程序存儲(chǔ)器的總線接口。當(dāng)程序較大時(shí)，需要外接大容量的存儲(chǔ)器，該總線提供讀取指令的通道。

ILMB用于取指令的本地存儲(chǔ)器總線，該總線與器件內(nèi)部的塊存儲(chǔ)器（BRAM）相連，實(shí)現(xiàn)高速指令讀取。

MFSL0～7主設(shè)備數(shù)據(jù)接口，提供點(diǎn)對點(diǎn)的通信通道。

SFSL0～7從設(shè)備數(shù)據(jù)接口，提供點(diǎn)對點(diǎn)的通信通道。

2　EDK開發(fā)流程

EDK（Embedded Development Kit）是Xilinx公司針對FPGA內(nèi)部32位嵌入式處理器開發(fā)而推出的開發(fā)套件。EDK的工具包中集成了硬件平臺(tái)產(chǎn)生器、軟件平臺(tái)產(chǎn)生器、仿真模型生成器、軟件編譯器和軟件調(diào)試等工具，利用其集成開發(fā)環(huán)境XPS（Xilinx Plat form Studio）可以方便、快速地完成嵌入式系統(tǒng)開發(fā)的整個(gè)流程。EDK以IP core的形式，提供諸如LMB、OPB總線接口、外部存儲(chǔ)控制器、SDRAM控制器、UART中斷控制器、定時(shí)器及其他一些外圍設(shè)備接口等資源，利用這些資源，設(shè)計(jì)者能夠輕松構(gòu)建一個(gè)完善的嵌入式處理器系統(tǒng)，其完整的設(shè)計(jì)框圖如圖2所示［2］。

圖2　EDK完整設(shè)計(jì)框圖

一個(gè)完整的嵌入式處理器系統(tǒng)設(shè)計(jì)通常包括3個(gè)部分：硬件系統(tǒng)的構(gòu)建；存儲(chǔ)器映射及軟件的開發(fā)；應(yīng)用程序開發(fā)。

在XPS集成開發(fā)環(huán)境下，嵌入式處理器硬件系統(tǒng)的構(gòu)建由微處理器硬件規(guī)范（MHS）文件和微處理器外圍設(shè)備描述（MPD）文件定義；軟件系統(tǒng)結(jié)構(gòu)由微處理器軟件規(guī)范（MSS）文件定義，其開發(fā)流程如圖3所示。

MHS文件用于描述硬件系統(tǒng)結(jié)構(gòu)，定義處理器類型、總線接口、外設(shè)接口、中斷處理和地址空間。該文件可用任意文本編輯器創(chuàng)建，是文本化的原理圖輸入。MPD文件包含外圍設(shè)備的所有有效輸入/輸出接口和硬件參數(shù)。MSS文件主要用來定義軟件庫、驅(qū)動(dòng)程序和文件系統(tǒng)。

3　雷達(dá)控制系統(tǒng)硬件平臺(tái)設(shè)計(jì)

一般雷達(dá)由伺服系統(tǒng)、頻綜、接收機(jī)、發(fā)射機(jī)、信處系統(tǒng)與顯示軟件等組成，相控陣?yán)走_(dá)沒有發(fā)射機(jī)，但是由TR組件和波控機(jī)代替。因此要控制雷達(dá)實(shí)時(shí)高效地工作，必須要設(shè)計(jì)一個(gè)能夠與各個(gè)分機(jī)穩(wěn)定、高效通信的控制系統(tǒng)。通常情況下，一般采用Vxworks等實(shí)時(shí)操作系統(tǒng)實(shí)現(xiàn)雷達(dá)控制系統(tǒng)。但在一些特殊的應(yīng)用場合，如對體積、重量、功耗有要求的無人機(jī)載平臺(tái)或者彈載平臺(tái)的雷達(dá)來說，采用Vxworks實(shí)時(shí)操作系統(tǒng)不太現(xiàn)實(shí)，此時(shí)就需要通過別的設(shè)計(jì)方案來實(shí)現(xiàn)雷達(dá)控制系統(tǒng)，如采用在AD板上的FPGA內(nèi)部搭建一個(gè)基于MicroBlaze的嵌入式操作系統(tǒng)來實(shí)現(xiàn)雷達(dá)系統(tǒng)內(nèi)部的通訊控制與雷達(dá)工作控制等功能，既減少了雷達(dá)的重量和功耗，又減輕了調(diào)試的難度，還不增加成本，有極高的優(yōu)越性。

圖3　系統(tǒng)設(shè)計(jì)流程圖

在傳統(tǒng)設(shè)計(jì)中，雷達(dá)中心控制系統(tǒng)一般采用異步422串口與伺服系統(tǒng)通信，采用同步422串口與頻綜、接收機(jī)、波控機(jī)等分機(jī)通信，采用PCIe或者PCI等總線與上位機(jī)通信。在EDK開發(fā)環(huán)境中異步422串口、PCIe等組件以軟IP核的形式可以直接調(diào)用，同步串口可以通過設(shè)計(jì)者編寫用戶IP的形式添加到系統(tǒng)中。為了使MicroBlaze處理器能夠高效地運(yùn)行，還需要在系統(tǒng)中添加一個(gè)中斷控制器管理各個(gè)設(shè)備提交給處理器的中斷。圖4是某雷達(dá)通訊控制系統(tǒng)的EDK架構(gòu)圖。

從圖4中可以看出LMB總線（處理器本機(jī)總線）為指令和數(shù)據(jù)一側(cè)提供獨(dú)立的32位地址和64位數(shù)據(jù)總線，異步串口設(shè)備（圖4中的uart232_ins）和同步串口設(shè)備（圖4中的uart422_plane）通過axi4lite總線與處理器連接，PCIe接口（圖4中的axi_pcie_0設(shè)備）和DMA控制器（圖4中的axi_cdma_0設(shè)備）通過axi4總線連接，所有設(shè)備的中斷信號通過中斷控制器（圖4中的axi_intc_0設(shè)備）連接到處理器上。圖中只有串口設(shè)備和其他外設(shè)（圖4中的data_buffer_0設(shè)備和edk_reg、my_irq_test_0等設(shè)備）通過axi4_lite總線與處理器連接，即MicroBlaze可以通過axi4_lite總線訪問串口設(shè)備和其他外設(shè)。data_buffer_0設(shè)備和edk_reg的主要作用是用來存儲(chǔ)處理器解碼完后的串口信息和外部邏輯發(fā)送給處理器的數(shù)據(jù)。my_irq_test_ 0是用戶IP，用來把雷達(dá)基本定時(shí)中斷CPI脈沖和PRF脈沖接入到系統(tǒng)中。而PCIe IP核和axi_cdma作為主設(shè)備只需要配置好參數(shù)并搭建好外設(shè)（圖4中的pcie_reg_0設(shè)備），即可由上位機(jī)設(shè)備訪問。

圖4　雷達(dá)通訊控制EDK實(shí)現(xiàn)架構(gòu)圖

4　雷達(dá)控制系統(tǒng)軟件設(shè)計(jì)

雷達(dá)系統(tǒng)的工作需要由嚴(yán)格的時(shí)序，因此在控制雷達(dá)各個(gè)分機(jī)工作時(shí)，也需要由嚴(yán)格的時(shí)序。這部分就需要由嵌入式系統(tǒng)的軟件設(shè)計(jì)來保證。

在工作時(shí)，首先需要控制雷達(dá)工作在空閑狀態(tài)下，即只產(chǎn)生基本的定時(shí)脈沖（PRF）；在接收到上位機(jī)的控制指令時(shí)，首先判斷指令是否更新，如果更新則根據(jù)指令產(chǎn)生雷達(dá)工作模式與該模式下的定時(shí)參數(shù)（如PRT、CPI、采樣延時(shí)、本振觸發(fā)、發(fā)射觸發(fā)、接收控制、收發(fā)保護(hù)等），然后再按照指令產(chǎn)生頻綜、伺服、波控等分機(jī)的工作參數(shù)，產(chǎn)生完成后按照工作時(shí)序發(fā)送給各個(gè)分機(jī)。

圖5是雷達(dá)控制系統(tǒng)的軟件流程圖。

上圖中的各個(gè)事件判斷都是根據(jù)各個(gè)設(shè)備在事件到來后產(chǎn)生中斷，然后交給中斷控制器。中斷控制器會(huì)根據(jù)優(yōu)先級向處理器提交中斷。處理器接收到中斷后，根據(jù)中斷號和中斷向量識(shí)別是哪個(gè)事件產(chǎn)生，然后完成對應(yīng)的任務(wù)。

圖5　雷達(dá)控制系統(tǒng)軟件流程圖

5　結(jié)束語

本文給出了基于軟核處理器MicroBlaze的嵌入式開發(fā)過程，研究了基于MicroBlaze的雷達(dá)控制嵌入式系統(tǒng)的設(shè)計(jì)，將Xilinx公司提供的IP core和用戶定制的IP core掛到MicroBlaze軟核上構(gòu)建雷達(dá)控制系統(tǒng)，提供了系統(tǒng)的集成度，滿足了雷達(dá)系統(tǒng)工作的需要。

［1］王爾申，張淑芳，張芝賢.基于XilinxMicroBlaze的嵌入式GPS接收機(jī)研究［J］.通信技術(shù)，2010（10）：33-35.

［2］孫航.Xilinx可編程邏輯器件的高級應(yīng)用與設(shè)計(jì)技巧［M］.北京：電子工業(yè)出版社，2004.

Design of Embedded RADAR Controlling System based on MicroBlaze

Shi Xiaofeng
（Air Force Engineering University，Xi'an Shaanxi 710051；Xi'anAir Force Flight Academy，Xi'an Shaanxi 710306）

The core of the embedded system is microprocessor，it is based on computer technique and has the main characteristic ofhigh real-time application.In this text，we design the system to control the communication of Radar based on the MicroBlaze microprocessor of Xilinx Company，usingthe embedded developing sets of EDK tools，and providedall the modules of the system hardware and software and the realization of the overall design.The result of the experiment showed the system can control radar working efficiently and stably.

embedded control；EDK；MicroBlaze

TP368

A

1003-5168（2015）05-0015-3

2015-4-27

史曉豐（1982.10-），男，講師，研究方向：通訊工程。