基于可重構(gòu)技術(shù)的無(wú)線通信偵察系統(tǒng)研究*

高 峰，謝瑞云，王 巍

0 引言

隨著軍事技術(shù)的發(fā)展，各國(guó)之間的軍事對(duì)抗轉(zhuǎn)向了以軍事電子技術(shù)和信息技術(shù)為基礎(chǔ)的信息領(lǐng)域的對(duì)抗。近年來(lái)，各國(guó)的軍用無(wú)線通信技術(shù)發(fā)展突飛猛進(jìn)，軍用無(wú)線通信裝備的發(fā)展趨向于在通用平臺(tái)上集成多種通信模式［1］、支持多種用途并具備靈活的網(wǎng)絡(luò)配置、先進(jìn)的抗干擾和通信保密能力。如何在未來(lái)戰(zhàn)場(chǎng)上密集、復(fù)雜、瞬息萬(wàn)變的無(wú)線通信環(huán)境中實(shí)時(shí)感知戰(zhàn)場(chǎng)態(tài)勢(shì)，及時(shí)截獲、分析、識(shí)別、解析出敵方的無(wú)線通信信號(hào)和戰(zhàn)場(chǎng)情報(bào)，成為信息對(duì)抗取勝的關(guān)鍵。

傳統(tǒng)的無(wú)線通信偵察系統(tǒng)有以下特點(diǎn):偵察能力局限于通信信號(hào)頻譜、調(diào)制體制、信號(hào)來(lái)源方位的偵察［2］，缺少多層次的偵察能力;系統(tǒng)軟硬件平臺(tái)與系統(tǒng)針對(duì)的偵察目標(biāo)通信體制是緊耦合的關(guān)系，不能實(shí)現(xiàn)偵察功能的靈活配置，可移植性差。綜上所述，傳統(tǒng)的無(wú)線通信偵察系統(tǒng)難以適應(yīng)未來(lái)戰(zhàn)場(chǎng)對(duì)無(wú)線通信系統(tǒng)多種通信體制、多層次偵察的要求?；谏鲜鲈颍瑧?zhàn)場(chǎng)無(wú)線通信偵察系統(tǒng)需要基于可重構(gòu)思想設(shè)計(jì)并采用開放式通用架構(gòu)，利用不同偵察處理模塊的靈活配置、動(dòng)態(tài)重組，實(shí)現(xiàn)多種通信體制、多層次偵察功能的自適應(yīng)、可重構(gòu)，以滿足未來(lái)戰(zhàn)場(chǎng)無(wú)線通信偵察的需要。

1 可重構(gòu)技術(shù)概述

可重構(gòu)技術(shù)是指在軟件的控制下，利用可重用資源，重構(gòu)或重組成另一個(gè)功能系統(tǒng)，以適應(yīng)不同的應(yīng)用需求［3］?？芍貥?gòu)技術(shù)分為硬件可重構(gòu)技術(shù)和軟件可重構(gòu)技術(shù)。

(1)硬件可重構(gòu)技術(shù):按照硬件層次的不同，可分為門級(jí)可重構(gòu)、部件級(jí)可重構(gòu)、指令級(jí)可重構(gòu)及芯片級(jí)可重構(gòu)［4］。以FPGA芯片為例，可以分為靜態(tài)重構(gòu)和動(dòng)態(tài)重構(gòu)兩類。前者是指在系統(tǒng)空閑期間進(jìn)行在線編程，即斷開先前的電路功能后重新下載存儲(chǔ)器中不同的目標(biāo)數(shù)據(jù)來(lái)改變目標(biāo)系統(tǒng)邏輯功能;后者是指在系統(tǒng)實(shí)時(shí)運(yùn)行中對(duì)FPGA芯片進(jìn)行動(dòng)態(tài)配置，改變電路功能同時(shí)仍能保證電路的動(dòng)態(tài)接續(xù)［5］。

(2)軟件可重構(gòu)技術(shù):要求軟件各個(gè)組件之間具有最小的耦合，以改善軟件的結(jié)構(gòu)，提高軟件的可擴(kuò)展性和可重用性［6］。目前軟件可重構(gòu)的主要方法為模塊化方法，并通常采用軟件中間件架構(gòu)。

可重構(gòu)技術(shù)已在軍事通信領(lǐng)域進(jìn)行了較為系統(tǒng)的研究。如美軍聯(lián)合戰(zhàn)術(shù)無(wú)線電系統(tǒng)(JTRS)計(jì)劃中提出的軟件通信體系結(jié)構(gòu)(SCA)［7］，以可重構(gòu)的思想定義了無(wú)線電系統(tǒng)的硬件架構(gòu)、軟件架構(gòu)，目的是保證軟硬件的可移植性和可配置性。近些年來(lái)可重構(gòu)技術(shù)在軍事通信領(lǐng)域的應(yīng)用成果也不斷涌現(xiàn):2008年11月，Spectrum信號(hào)處理公司宣布該公司的flexComm SDR－4000軟件可重構(gòu)收發(fā)信機(jī)上實(shí)現(xiàn)了(JTRS)電子戰(zhàn)士兵無(wú)線電波形(SRW)物理層;美國(guó)NAVSYS公司利用GPS SDR開發(fā)思想設(shè)計(jì)一個(gè)小型化的SDR結(jié)構(gòu)，通過(guò)利用FPGA動(dòng)態(tài)部分重新配置功能，接收器通道加載外部存儲(chǔ)器配置主機(jī)，以獲取和跟蹤特定衛(wèi)星信號(hào)。上述均為國(guó)外軍事通信領(lǐng)域可重構(gòu)技術(shù)的研究及應(yīng)用情況，而在無(wú)線通信偵察領(lǐng)域，由于目標(biāo)的非合作性和電磁環(huán)境復(fù)雜性增加了可重構(gòu)技術(shù)研究及應(yīng)用的難度，相關(guān)的研究和應(yīng)用成果鮮有報(bào)道。

2 系統(tǒng)可重構(gòu)架構(gòu)平臺(tái)

2． 1 可重構(gòu)架構(gòu)平臺(tái)構(gòu)建思路

無(wú)線通信偵察系統(tǒng)可重構(gòu)架構(gòu)平臺(tái)的構(gòu)建原則是“平臺(tái)通用化、軟件模塊化、開放式總線架構(gòu)”。構(gòu)建內(nèi)容包括:可重構(gòu)硬件平臺(tái)、可重構(gòu)軟件平臺(tái)。對(duì)于系統(tǒng)硬件平臺(tái)，可重構(gòu)部分通過(guò)可重構(gòu)器件構(gòu)建實(shí)現(xiàn);對(duì)于系統(tǒng)軟件平臺(tái)，可重構(gòu)部分通過(guò)軟件模塊化設(shè)計(jì)、軟件中間件構(gòu)建實(shí)現(xiàn)。

2． 2 可重構(gòu)硬件體系架構(gòu)

無(wú)線通信偵察系統(tǒng)硬件平臺(tái)采用以下通用體系架構(gòu):顯控模塊、嵌入式主控模塊、信號(hào)處理模塊、開放式高速總線、通用射頻及天線模塊，如圖1所示。

圖1 可重構(gòu)硬件體系架構(gòu)

(1)顯控模塊

顯控模塊作為人機(jī)交互界面，采用千兆以太網(wǎng)與嵌入式主控模塊連接，實(shí)現(xiàn)通信偵察顯示、動(dòng)態(tài)重構(gòu)人工控制以及可重構(gòu)軟件功能模塊編譯生成等功能。

(2)嵌入式主控模塊

嵌入式主控模塊采用嵌入式控制芯片(如PowerPC)作為無(wú)線通信偵察數(shù)據(jù)融合和動(dòng)態(tài)重構(gòu)控制的核心器件，可用于對(duì)各信號(hào)處理模塊分析后的數(shù)據(jù)進(jìn)行融合處理，通過(guò)模式識(shí)別、比對(duì)分析生成目標(biāo)對(duì)象的偵察信息。作為通信偵察運(yùn)行控制中心，可根據(jù)偵察反饋將存儲(chǔ)的通信偵察各功能組件動(dòng)態(tài)加載至對(duì)應(yīng)的信號(hào)處理模塊。以實(shí)現(xiàn)偵察任務(wù)的動(dòng)態(tài)調(diào)整。

(3)信號(hào)處理模塊

信號(hào)處理模塊采用多通道寬帶接收體制，采用了多通道中頻并行采樣和FPGA加DSP的架構(gòu)處理，可以實(shí)現(xiàn)多目標(biāo)同時(shí)分析、實(shí)時(shí)通信偵察的功能［8］。其中，選用FPGA這類可重構(gòu)器件作為無(wú)線通信偵察分析的核心器件，作為無(wú)線通信偵察各功能組件(如信號(hào)偵察、網(wǎng)絡(luò)分析、信息解析等)動(dòng)態(tài)加載的承載體。

(4)開放式高速總線

系統(tǒng)對(duì)總線有以下要求:開放式、標(biāo)準(zhǔn)化、高速數(shù)據(jù)傳輸。目前主流標(biāo)準(zhǔn)總線有VME系列和PCI系列兩大類，其最新一代的標(biāo)準(zhǔn)總線分別為VPX和CPCI Express。基于PCI系列的系統(tǒng)一般針對(duì)電信、工業(yè)控制等領(lǐng)域［9］，CPCI Express標(biāo)準(zhǔn)的最新版本交換性能與VPX相差懸殊，是一個(gè)過(guò)渡性版本，而VPX是目前更為先進(jìn)的總線形式。VPX支持標(biāo)準(zhǔn)的高速串行交換架構(gòu)(Rapid IO/PCI－E/1GbE/10GbE)，具有可面向高性能計(jì)算、可擴(kuò)展帶寬、傳輸速率高［10］等特點(diǎn)，適應(yīng)系統(tǒng)對(duì)總線開放式、標(biāo)準(zhǔn)化及高速數(shù)據(jù)傳輸?shù)囊?。因此，硬件平臺(tái)可采用VPX高速串行接口模塊，模塊間的相互通信采用高速串行總線傳輸方式。

2． 3 可重構(gòu)軟件體系架構(gòu)

軟件平臺(tái)以軟件中間件構(gòu)建為基礎(chǔ)，構(gòu)建了軟件可重構(gòu)架構(gòu)軟件配置和管理平臺(tái)，利用模塊化的偵察數(shù)據(jù)庫(kù)以動(dòng)態(tài)構(gòu)建偵察軟件模塊，達(dá)到偵察模式快速切換的目的。軟件平臺(tái)由人機(jī)交互軟件、主控軟件、軟件中間件、功能組件模塊組成，如圖2所示。

圖2 可重構(gòu)軟件體系架構(gòu)

(1)人機(jī)交互軟件

人機(jī)交互軟件具有用戶接口、網(wǎng)絡(luò)通信、軟件加載控制等功能。

(2)主控軟件

主控軟件具有數(shù)據(jù)融合、軟件配置、接口管理等功能，可以實(shí)現(xiàn)人機(jī)交互軟件對(duì)硬件資源訪問及軟件模塊調(diào)配，實(shí)現(xiàn)數(shù)據(jù)融合處理并通過(guò)軟件中間件實(shí)現(xiàn)應(yīng)用軟件模塊的管理和調(diào)用。

(3)軟件中間件

FPGA等專用處理器的軟件中間件借鑒SCA針對(duì)專用處理器組件的可移植補(bǔ)充建議(SHP)——CP289規(guī)范構(gòu)建。CP289規(guī)范中提出了OCP協(xié)議來(lái)實(shí)現(xiàn)FPGA處理器組件的接口技術(shù)。

OCP協(xié)議是以FPGA內(nèi)核為中心的總線獨(dú)立、可配置和高度可擴(kuò)展的接口通信協(xié)議。該協(xié)議具有以下特點(diǎn):具有點(diǎn)對(duì)點(diǎn)的同步接口，簡(jiǎn)化了核的實(shí)現(xiàn)、綜合和時(shí)序分析;不依賴系統(tǒng)環(huán)境，只要符合OCP協(xié)議就不需要重新設(shè)計(jì);將數(shù)據(jù)周期和地址周期分開，可實(shí)現(xiàn)總線命令的流水線操作?；贠CP協(xié)議的以上特點(diǎn)，以CP289規(guī)范構(gòu)建的軟件中間件可使通信偵察處理功能組件實(shí)現(xiàn)模塊化設(shè)計(jì)和即插即用，最終實(shí)現(xiàn)軟件任務(wù)自動(dòng)組合、動(dòng)態(tài)部署的功能。

(4)功能組件模塊

功能組件模塊包括無(wú)線通信偵察所需的任務(wù)功能軟件、輔助功能軟件等。其中任務(wù)功能軟件包括信號(hào)識(shí)別模塊、鏈路網(wǎng)絡(luò)分析模塊、信號(hào)解調(diào)模塊、信號(hào)解碼模塊、信息解析模塊。輔助功能軟件包括:接口通信模塊、配置管理模塊等。各功能組件模塊以功能函數(shù)的形式通過(guò)主控軟件調(diào)用。

3 系統(tǒng)可重構(gòu)的關(guān)鍵技術(shù)

3． 1 可重構(gòu)硬件平臺(tái)核心構(gòu)建技術(shù)

以PowerPC、FPGA、DSP芯片為核心構(gòu)建了無(wú)線通信偵察系統(tǒng)可重構(gòu)硬件平臺(tái)核心。主要實(shí)現(xiàn)方式如下:

(1)嵌入式主控模塊電路

主控芯片采用高速PowerPC處理器，可以為系統(tǒng)運(yùn)行控制、數(shù)據(jù)融合及動(dòng)態(tài)加載控制提供高速低時(shí)延的處理。存儲(chǔ)部分采用M．2固態(tài)盤，通過(guò)拓展可以達(dá)到1TB以上的存儲(chǔ)容量，為可重構(gòu)功能組件模塊提供足夠的存儲(chǔ)空間。PowerPC與固態(tài)盤采用PCIE總線連接，可以達(dá)到2．5Gbps的訪問速度，滿足系統(tǒng)對(duì)軟件動(dòng)態(tài)加載實(shí)時(shí)性的要求。

(2)信號(hào)處理模塊電路

信號(hào)處理模塊的核心器件采用FPGA、DSP芯片。其中FPGA分為主處理芯片(FPGAmaster)、輔助處理芯片(FPGAslave)兩類。FPGAmaster作為動(dòng)態(tài)加載的承載體，可支持動(dòng)態(tài)重構(gòu);FPGAslave作為FPGAmaster動(dòng)態(tài)加載的控制芯片。DSP芯片提供本板數(shù)據(jù)融合處理功能。

(3)數(shù)據(jù)傳輸總線

主控芯片PowerPC與處理芯片F(xiàn)PGA采用VPX總線Serial RapidIO高速串行通信方式，在嵌入式主控模塊中采用交換芯片實(shí)現(xiàn)主控模塊與多個(gè)處理模塊間的高速數(shù)據(jù)交互?？偩€傳輸速率可以達(dá)到3．125Gbps，可以滿足系統(tǒng)對(duì)偵察數(shù)據(jù)交互及軟件動(dòng)態(tài)加載的高速數(shù)據(jù)傳輸?shù)囊蟆?/p>

圖3 可重構(gòu)硬件平臺(tái)核心

3． 2 可重構(gòu)軟件功能組件生成技術(shù)

圖4 為無(wú)線通信偵察功能組件模塊的組成。其中，頻率識(shí)別、信號(hào)樣式識(shí)別等信號(hào)識(shí)別功能模塊具有通用性，可劃分為靜態(tài)組件。而鏈路網(wǎng)絡(luò)分析、信號(hào)解調(diào)、信號(hào)解碼等功能模塊對(duì)于不同的偵察目標(biāo)有所差別，故將其劃分為動(dòng)態(tài)組件，作為可重構(gòu)功能組件。

圖4 軟件功能組件

無(wú)線通信偵察系統(tǒng)的可重構(gòu)功能組件采用VHDL、Verilog語(yǔ)言實(shí)現(xiàn)，可按照CP289規(guī)范的OCP協(xié)議進(jìn)行封裝。每一個(gè)功能應(yīng)用由功能組件和域描述文件組成，域描述文件提供組件之間的屬性信息、連接訪問信息及操作信息等。OCP接口通過(guò)解析軟件功能描述文件(SCD)和接口定義獲得。接口定義保存在接口倉(cāng)庫(kù)(IR)中，每個(gè)接口又由端口組成，通過(guò)SCD功能組件的端口列表定義。

通過(guò)分析OCP接口配置文件，并根據(jù)OCP協(xié)議的語(yǔ)言獨(dú)立性，可以翻譯實(shí)現(xiàn)系統(tǒng)功能組件使用的VHDL語(yǔ)言。VHDL語(yǔ)言對(duì)應(yīng)的符合OCP接口協(xié)議的功能組件包括以下部分:空結(jié)構(gòu)體(architecture)，實(shí)體(entity)、VHDL語(yǔ)言包。將特定功能代碼移入空結(jié)構(gòu)體中即得到組件完整的VHDL代碼，最終生成功能組件。

3． 3 軟件功能組件動(dòng)態(tài)加載技術(shù)

可重構(gòu)軟件功能組件的動(dòng)態(tài)加載流程如圖5所示。首先，嵌入式主控模塊PowerPC調(diào)用固態(tài)盤的可重構(gòu)功能組件(bit文件);隨后，PowerPC通過(guò)Serial RapidIO傳輸方式將功能組件發(fā)送至FPGAslave;最后，F(xiàn)PGAslave對(duì)目標(biāo)FPGA(FPGAmaster)采用Slave Select MAP加載模式，將該bit文件通過(guò)Select MAP通道寫入目標(biāo)FPGAmaster中完成加載。

圖5 軟件功能組件動(dòng)態(tài)加載流程

在FPGA加載的具體實(shí)施方面采用部分動(dòng)態(tài)可重構(gòu)方式。將偵察軟件劃分為三個(gè)模塊化軟件組件，并進(jìn)行規(guī)范化封裝。利用PlanAhead軟件生成三個(gè)bit文件，在FPGAmaster內(nèi)部劃分出三個(gè)邏輯區(qū)域A、B、C(如圖6所示)。其中，A、B作為動(dòng)態(tài)重構(gòu)區(qū)域，C作為靜態(tài)區(qū)域，分別對(duì)應(yīng)三個(gè)軟件組件。通過(guò)在線加載通道，首先將靜態(tài)區(qū)域?qū)?yīng)的bit文件下載到C區(qū)域，然后下載動(dòng)態(tài)組件到A、B區(qū)域。在系統(tǒng)運(yùn)行過(guò)程中，根據(jù)需要，可實(shí)時(shí)在線對(duì)區(qū)域A、B的功能模塊進(jìn)行重構(gòu)，而不影響系統(tǒng)的正常運(yùn)行。

圖6 FPGA動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)示例

對(duì)基于OCP協(xié)議生成的某目標(biāo)信號(hào)解調(diào)功能、鏈路分析功能組件進(jìn)行動(dòng)態(tài)可重構(gòu)測(cè)試。通過(guò)試驗(yàn)，可重構(gòu)時(shí)間(含功能組件調(diào)用、傳輸、加載時(shí)間)約為5 s，可以實(shí)現(xiàn)無(wú)線通信偵察系統(tǒng)功能的快速重構(gòu)。

4 結(jié)語(yǔ)

基于可重構(gòu)技術(shù)構(gòu)建了無(wú)線通信偵察系統(tǒng)，該系統(tǒng)具有可重配置、開放式等特性。本文構(gòu)建了無(wú)線通信偵察系統(tǒng)可重構(gòu)硬件體系架構(gòu)，并提出了基于CP289規(guī)范軟件中間件的可重構(gòu)軟件體系架構(gòu)。對(duì)無(wú)線通信偵察系統(tǒng)可重構(gòu)的關(guān)鍵技術(shù):可重構(gòu)硬件平臺(tái)核心構(gòu)建技術(shù)，可重構(gòu)軟件功能組件生成技術(shù)及軟件功能組件動(dòng)態(tài)加載技術(shù)的實(shí)現(xiàn)方式進(jìn)行了較深入研究。研究表明無(wú)線通信偵察系統(tǒng)的可重構(gòu)技術(shù)是可行的。

［1］ 湯軍，趙菲．美軍JTRS對(duì)海軍通信裝備發(fā)展的啟示［J］．艦船電子工程，2011，31(6):24 －25．

TANGJun，ZHAO Fei．Elicitation Brought by JTRSon the Development of PLA Navy’s Communication Equipment［J］．Ship Electronic Engineering，2011，31(6):24 －25．

［2］ 潘寶鳳．通信偵察系統(tǒng)總體設(shè)計(jì)技術(shù)［J］．電訊技術(shù)，2011，51(6):1 －2．

PAN Bao－feng．Overall Design of Communication Reconnaissance System［J］．Telecommunication Engineering，2011，51(6):1 －2．

［3］ 佟冬，胡銘曾，方濱興．可重構(gòu)計(jì)算和可重構(gòu)計(jì)算機(jī)技術(shù)［J］．計(jì)算機(jī)科學(xué)，1998，25(4):7．

TONG Dong，HU Ming－zeng，F(xiàn)ANG Bin－xing．Reconfigurable Computing and Reconfigurable Computer Technologies［J］．Computer Science，1998，25(4):7．

［4］ 王昭順，王沁，由英杰．可重構(gòu)計(jì)算機(jī)體系結(jié)構(gòu)［J］．北京科技大學(xué)學(xué)報(bào)，2001，23(4):386．

WANG Zhao－shun，WANG Qin，QU Ying－ jie．Reconfigurable Computer Architecture［J］．Journal of University of Science and Technology Beijing，2001，23(4):386．

［5］ 覃祥菊，朱明程，張?zhí)劦龋瓼PGA動(dòng)態(tài)可重構(gòu)技術(shù)原理及實(shí)現(xiàn)方法分析［J］．電子器件，2004，27(2):278．

QIN Xiang－ ju，ZHU Ming－ cheng，ZHANG Tai－ yi，et al．Analysis of the Fundamental and Implementation Method about Dynamic Recofigurable FPGA［J］．Journal of Electron Devices，2004，27(2):278．

［6］ 蘭巨龍，邢池強(qiáng)，胡宇翔等．可重構(gòu)技術(shù)與未來(lái)網(wǎng)絡(luò)體系架構(gòu)［J］．電信科學(xué)，2013(08):11．

Lan Ju － long，Xing Chi－ qiang，Hu Yu － xiang，et al．Reconfiguraion Technology and Future Network Architecture［J］．Telecommunications Science ，2013(08):11．

［7］ 張海燕，叢鍵．一種新型SCA電臺(tái)的分析與設(shè)計(jì)［J］．通信技術(shù)，2012，45(09):21 －22．

ZHANG Hai－ yan，CONG Jian．Analysis and Design of A Novel SCA Tactical Radio ［J］．Communications Technology，2012，45(09):21－22．

［8］ 彭勃，任祥維．基于寬帶接收的偵察系統(tǒng)設(shè)計(jì)［J］．通信技術(shù)，2012，45(08):31．

PENG Bo，REN Xiang － wei．Design of Reconnoitering System based on Wideband Reception［J］．Communications Technology，2012，45(08):31．

［9］ 騰芝鵬，陳小平．基于CPCI的多路E1傳輸以太網(wǎng)研究［J］．通信技術(shù)，2011，44(01):139．

TENG Zhi－peng，CHEN Xiao－ping．Study on Multi－E1 Channel Transmit Ethernet based on CPCI［J］．Communications Technology，2011，44(01):139．

［10］ 包利民，潘奇．VPX總線技術(shù)及其實(shí)現(xiàn)［J］．電子機(jī)械工程，2012．28(2):58．

BAO Li－ min，PAN Qi．VPX Bus Techniques and Its Implementation［J］．Electro－Mechanical Engineering，2012．28(2):58．