基于白光LED驅(qū)動電路中誤差放大器的設(shè)計

李文娟

摘 要： 從電路的穩(wěn)定性和可靠性出發(fā)，設(shè)計一款用于白光LED驅(qū)動電路中的誤差放大器。結(jié)合DC/DC升壓式變換器的工作原理，在無錫上華（CSMC）的標(biāo)準(zhǔn)0.5 μm兩層多晶硅、三層金屬CMOS工藝下，采用比較簡單的兩級運放電路。通過Spectre軟件進(jìn)行仿真驗證，在2.5 V的電源電壓下，得到開環(huán)增益為54.87 dB，共模抑制比為70.98 dB，電源電壓抑制比為63.15 dB。該設(shè)計與傳統(tǒng)的設(shè)計方法相比，減小了芯片的面積，同時基本達(dá)到設(shè)計指標(biāo)。

關(guān)鍵詞： LED驅(qū)動電路； 誤差放大電路； 兩級運放； 仿真驗證

中圖分類號： TN72?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2015）18?0155?03

Abstract： An error amplifier applied to white?light LED driver circuit was designed for the stability and reliability of the circuit. In combination with the working principle of DC/DC boost converter， a simple two?stage operational amplification circuit is adopted， which was designed by using CMOS technique of three?layer metal and the standard 0.5 μm two?layer polysilicon made by CSMC. The circuit is verified by Spectre simulation software. The open?loop gain of 54.8 7dB， common?mode rejection ratio of 70.98 dB， and power supply rejection ratio of 63.15 dB were achieved at power supply voltage of 2.5 V. Compared with the traditional design methods， this design can reduce the chip area， and meet the design specifications.

Keywords： LED driver circuit； error amplifying circuit； two?stage operational amplifier； simulation verification

0 引 言

隨著手機(jī)智能化的迅速發(fā)展，白光LED作為手機(jī)背光源，其驅(qū)動電路的設(shè)計就顯得尤為重要。誤差放大器是驅(qū)動LED電路中一個重要的模塊，其性能的好壞直接影響著驅(qū)動電路輸出的穩(wěn)定性和精度。誤差放大器就是將反饋電壓與基準(zhǔn)電壓的差值放大，輸出誤差放大值到PWM比較器的輸入值。

目前，主要常用的運算放大器包括套筒式共源?共柵運放、折疊式共源?共柵運放和簡單的兩級運放，前兩者運放電路復(fù)雜，電路穩(wěn)定性差，輸出電阻大，導(dǎo)致電路驅(qū)動能力和速度的下降[1]。誤差放大器用于檢測LED電流的反饋電壓，由于輸出端紋波電壓的存在，誤差放大器增益不需太高，一般取50～80 dB 即可。再者，本誤差放大器的電源電壓為2.5 V，若采用共源共柵放大器，將存在過驅(qū)動電壓不足，晶體管無法工作在飽和區(qū)的問題。因此需要對其誤差放大器進(jìn)行重新設(shè)計驗證。

1 基本性能參數(shù)

誤差放大器主要的性能參數(shù)有7點：

（1） 增益Av。運放的開環(huán)增益Av直接影響反饋系統(tǒng)的精度，進(jìn)而影響電路的輸出精度。在理想情況下，運放具有無限大的差模電壓增益、無限大的輸入阻抗和零輸出阻抗，但是在實際中，由于受各種參數(shù)的影響，開環(huán)增益大于等于60 dB 就能滿足需求[2]。

（2） 單位增益帶寬GB。單位增益帶寬GB是運放開環(huán)增益為1時的頻率。計算公式為：

[Av（GB）=Av（0）1+jGBw0=1] （1）

一個閉環(huán)系統(tǒng)-3 dB帶寬等于該閉環(huán)系統(tǒng)的運放的單位增益帶寬，必須滿足以下兩個條件：反饋網(wǎng)絡(luò)中不含頻率分量；單位增益帶寬頻率內(nèi)只有1個極點[3]。

（3） 相位裕值PM。相位裕度主要是衡量負(fù)反饋系統(tǒng)穩(wěn)定性的一個重要指標(biāo)。它是指運算放大器增益幅度為1時的相位，與-180°相位的差值。經(jīng)研究發(fā)現(xiàn)，相位裕度至少要45°，最好是60°。

（4） 建立時間。建立時間（Settling Time）表示從跳變開始到輸出穩(wěn)定的時間，主要反映運放的反應(yīng)速度。增大單位增益帶寬，可以縮小建立時間。由上文可知，增大單位增益帶寬就等于增大了負(fù)反饋系統(tǒng)的-3 dB帶寬，可以根據(jù)芯片建立時間的要求，設(shè)計芯片的單位增益寬度[4]。

（5） 轉(zhuǎn)換速率SR。轉(zhuǎn)換速率定義為最大輸出電壓變化的速率，轉(zhuǎn)速的計算公式為：

[SR=IssC] （2）

由式（2）可以看出，其性能取決于運放的尾電流[Iss]和負(fù)載電容[C]的值。如果要求誤差放大器的轉(zhuǎn)換速率大，其尾電流必將變大。

（6） 共模抑制比。共模抑制（CMRR）比表示誤差放大器抑制共模信號放大差分信號的能力，其定義為放大電路差模信號的電壓增益[Avd]與共模信號的電壓增益[Avc]之比的絕對值，計算公式為：

[CMRR=AvdAvc] （3）

由式（3）可見，差模信號的電壓增益[Avd]越大，共模信號的電壓增益[Avc]越小，則共模抑制比CMRR越大，放大電路的性能越好。在理想情況下，共模抑制比CMRR為無窮大。

（7） 電源抑制比。實際使用中，電源經(jīng)常有噪聲存在，電源抑制比（PSRR）正是表征抵制電源噪聲的能力，定義為運放輸入到輸出的增益與電源到輸出的增益之比，其計算公式為：

[PSRR=AvVdd=0ADDVin=0] （4）

式中[Vdd=0]和[Vin=0]分別指的是電源電壓和輸入電壓的交流小信號為零。

2 誤差放大器的設(shè)計

2.1 設(shè)計目標(biāo)及參數(shù)

根據(jù)設(shè)計目標(biāo)，可以大概確定MOS的寬長比和補(bǔ)償電容[C1]的大?。?/p>

（1） 要滿足相位裕度60°，米勒補(bǔ)償電容C1取值應(yīng)滿足：[C1>0.22CL]，[CL]為負(fù)載電容值，取[C1=2 pF]；

（2） 此誤差放大器由兩級運放組成，第1級運放尾電流[IM2]為：[IM2=SR·C1]；第2級運放尾電流[IM5]為： [IM5=SR?CL]；

（3） 計算M3管和M4管的寬長比，[gM4=GB?C1]，[WL=g2M42K4ID1]，MOS管M3和M4寬長比相等；

（4） 確定M1管和N1管的寬長比，以確定電流偏置電路所能給兩級運放提供的偏置電壓；

（5） 由輸入共模范圍最小值CCMR=-1.5 V，計算出N2管和N3管的寬長比[5]；

（6）一般情況下為得到合理的相位裕度，[gN4CL>][2.2 GB] ，近似可以得到MOS管N4的寬長比；

（7）檢查電路功耗：

[P=IM2+IM5Vdd]

表1 誤差放大器設(shè)計指標(biāo)

2.2 設(shè)計方案

本文設(shè)計的誤差放大器由兩級運放組成[6]：第1級運放由M3，M4，N2，N3組成單端差分放大電路，其中M3，M4組成差分輸入對，N2，N3組成NMOS電流鏡；第2級運放由M5，N4組成的共源放大電路。M1和N1構(gòu)成電流偏置電路，通過M2和M5為運放提供偏置，如圖1所示。

電路中米勒補(bǔ)償電容C1的作用是用來改善運放的頻率響應(yīng)和相位裕度特性[7]。

3 仿真驗證

（1） 增益和相位。圖2是電源電壓為2.5 V時，誤差放大器增益和相位仿真結(jié)果，從仿真結(jié)果波形可以看出，開環(huán)增益在頻率小于10 kHz時為54.87 dB，在10 kHz以后，運放增益隨著頻率的增大而下降。單位增益帶寬為8.684 MHz，相位裕度為60°，滿足設(shè)計要求[8]。

（2） 共模抑制比。圖3是誤差放大器在-25～100 ℃范圍的共模抑制比仿真結(jié)果，從仿真結(jié)果中可以看出，溫度在-25 ℃時，共模抑制比最小，但同時在低頻時仍可以達(dá)到64.77 dB。在常溫下，誤差放大器的共模抑制比為70.98 dB，滿足設(shè)計要求。

（3） 電源抑制比。圖4是誤差放大器在-25～100 ℃范圍的電源抑制比仿真結(jié)果，從圖中可以看出，在此溫度范圍內(nèi)，低頻電源電壓抑制比最小為62.83 dB，但電源抑制比也大于60 dB，滿足設(shè)計要求。

（4） 建立時間。圖5是在-25～100 ℃溫度范圍內(nèi)對階躍小信號的響應(yīng)曲線，借助Calculator中settlinTime函數(shù)計算建立時間，將1 ns時的輸出電壓作為初始值，190 ns時的輸出電壓作為結(jié)束值，容差范圍為2%，可得建立時間[9]為0.278 μs。

（5） 轉(zhuǎn)換速率。圖6是常溫下輸出電壓的時域響應(yīng)曲線，借助Calculator中slewRate函數(shù)計算轉(zhuǎn)換速率，可得誤差放大器的轉(zhuǎn)換速率為0.793 V/μs。

4 結(jié) 論

本文通過比較套筒式共源?共柵運放、折疊式共源?共柵運放和簡單的兩級運放的優(yōu)缺點，選擇結(jié)構(gòu)較為簡單的兩級運放作為本芯片的誤差放大器作為白光LED驅(qū)動電路誤差放大器。本文根據(jù)設(shè)計參數(shù)要求，設(shè)計出一種誤差放大電路，通過Spectre軟件進(jìn)行仿真，驗證了設(shè)計電路的合理性，為成品的白光LED驅(qū)動電路中誤差放大器的設(shè)計提供了一種新的參考[10]。

參考文獻(xiàn)

[1] 華成英，童詩白.模擬電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，2003.

[2] 齊盛.PWM串聯(lián)型白光LED驅(qū)動芯片的研究[D].杭州：杭州電子科技大學(xué)，2010.

[3] 王帆，孫義和，胡俊材，等.一種DC?DC升壓轉(zhuǎn)換器中的誤差放大器的設(shè)計[J].微電子學(xué)與計算機(jī)，2008（4）：76?79.

[4] 王松林，洪益文，來新泉，等.一種新穎的具有帶隙結(jié)構(gòu)的誤差放大器設(shè)計[J].電子器件，2008（3）：838?842.

[5] 張承，唐寧，鄧玉清.一種基于PWM的CMOS誤差放大器的設(shè)計[J].電子設(shè)計工程，2011（3）：38?41.

[6] 張宇，趙智超，吳鐵峰.一種用于PWM控制器的誤差放大器設(shè)計[J].數(shù)字技術(shù)與應(yīng)用，2013（6）：38?42.

[7] ADRIANA B G. A low?supply?voltage CMOS sub?bandgap reference [J]. IEEE Transactions on Circuits & Systems II?Express Briefs， 2008， 55（7）： 609?613.

[8] 趙少敏，韓雨衡，張國俊，等.一種基于降壓DC?DC轉(zhuǎn)換器的高性能誤差放大器設(shè)計[J].電子元件與材料，2015（1）：1001?1004.

[9] LEE C S， KO H H， KIM K S. Integrated current?mode DC?DC boost converter with high?performance control circuit [J]. Analog Integrated Circuits & Signal Processing， 2014， 80（1）： 105?112.

[10] 王易，徐祥柱，黎兆宏，等.一種用于LED驅(qū)動的恒流控制電路設(shè)計[J].微電子學(xué)，2012（2）：63?66.