一種基于SOPC的諧振傳感器頻率檢測(cè)設(shè)計(jì)

王榮祥，張霞

(中國(guó)傳媒大學(xué) 信息工程學(xué)院，北京 100024)

一種基于SOPC的諧振傳感器頻率檢測(cè)設(shè)計(jì)

王榮祥，張霞

(中國(guó)傳媒大學(xué) 信息工程學(xué)院，北京 100024)

首先對(duì)諧振式傳感器檢測(cè)方法做了簡(jiǎn)單的分析介紹，然后在以現(xiàn)場(chǎng)可編程門陣列FPGA為硬件平臺(tái)的基礎(chǔ)上，提出了一種以NiosII軟核處理器，即以SOPC技術(shù)為核心的高精度頻率檢測(cè)方案。

諧振式傳感器；FPGA；SOPC

1 引言

作為現(xiàn)代信息技術(shù)的三大技術(shù)基礎(chǔ)之一，傳感器技術(shù)已經(jīng)成為當(dāng)今世界各個(gè)發(fā)達(dá)國(guó)家競(jìng)相發(fā)展的高新技術(shù)，是進(jìn)入21世紀(jì)以來(lái)優(yōu)先發(fā)展的十大頂尖技術(shù)之一[1]。目前，傳感器已經(jīng)深入到工業(yè)、軍事，及消費(fèi)類領(lǐng)域，成為了與其他學(xué)科緊密相連的關(guān)鍵性技術(shù)。

諧振式傳感器，是一種準(zhǔn)數(shù)字化的傳感器，能夠把測(cè)量信號(hào)間接地轉(zhuǎn)化為數(shù)字信號(hào)來(lái)輸出[2]。它利用某種諧振子(振蕩器)的固有頻率隨被測(cè)物理量的變化而變化，從而進(jìn)行信號(hào)測(cè)量的一類裝置。隨著微電子和微機(jī)械加工技術(shù)在傳感器制造應(yīng)用，憑借其重量輕、高精度、快速響應(yīng)、體積小等特點(diǎn)，微諧振式傳感器在國(guó)際上得到了廣泛的應(yīng)用，尤其在空間飛行、醫(yī)療等對(duì)壓力測(cè)量要求精確的領(lǐng)域，具有廣闊的應(yīng)用前景。

由于大多數(shù)諧振式傳感器可以通過(guò)接口電路將測(cè)量信號(hào)轉(zhuǎn)化為頻率信號(hào)輸出[5]，而頻率作為最基本的物理量之一，相比于其他物理量，具有較高精度的，抗干擾能力更強(qiáng)。因此，實(shí)現(xiàn)諧振式傳感器諧振頻率的精確測(cè)量對(duì)傳感器系統(tǒng)有著非常重要的作用。

2 諧振式傳感器檢測(cè)系統(tǒng)

機(jī)電一體化的理論基礎(chǔ)[3]是利用電路理論來(lái)模擬機(jī)械系統(tǒng)的問(wèn)題，將實(shí)際工程的機(jī)械系統(tǒng)等效為一個(gè)電路來(lái)進(jìn)行計(jì)算分析。其優(yōu)點(diǎn)是：一是可以在機(jī)械系統(tǒng)中引入電路分析，控制理論和分析方法等；二是相對(duì)于機(jī)械系統(tǒng)來(lái)說(shuō)，電路系統(tǒng)模型的建立、更改或綜合分析要容易很多，而且還便于仿真研究。

因此，在實(shí)際的工程測(cè)算中，人們往往將諧振式傳感器等效為一個(gè)諧振電路來(lái)進(jìn)行激振和輸出頻率信號(hào)的測(cè)量。

本檢測(cè)系統(tǒng)由諧振頻率讀取、信號(hào)整形與放大和頻率檢測(cè)電路三部分組成，系統(tǒng)框圖如圖1所示。

圖1 機(jī)械諧振式傳感器檢測(cè)系統(tǒng)框圖

機(jī)械諧振器等效為一個(gè)電容[4]，將掃頻信號(hào)與電阻和傳感器串聯(lián)。當(dāng)掃頻信號(hào)的頻率值與機(jī)械諧

振器的諧振頻率相等時(shí)，電阻兩端的電壓為最大值，此時(shí)，電阻兩端的電壓的頻率就是諧振器的諧振頻率，將該頻率電壓作為輸出。由于諧振式傳感器的輸出電壓幅值往往低于FPGA輸入電壓所需的最低幅值，并且基于脈沖計(jì)數(shù)的測(cè)頻方法只能接受脈沖頻率信號(hào)，因此，將電阻兩端的輸出電壓輸入到信號(hào)整形與放大電路[5]，如圖2所示。該電路將正弦電壓信號(hào)轉(zhuǎn)換為方波信號(hào)。方波信號(hào)被輸入到頻率檢測(cè)電路，該頻率檢測(cè)電路檢測(cè)該諧振傳感器的諧振頻率值。

本文針對(duì)諧振式紅外傳感器頻率檢測(cè)系統(tǒng)中的諧振器輸出的諧振頻率電壓信號(hào)進(jìn)行了頻率檢測(cè)的電路設(shè)計(jì)。首先采用TL082運(yùn)算放大器對(duì)輸入的諧振頻率進(jìn)行放大，然后采用一個(gè)LM339電壓比較強(qiáng)和施密特觸發(fā)器對(duì)其進(jìn)行整形輸出。

圖2 整形和放大電路

3 頻率檢測(cè)系統(tǒng)設(shè)計(jì)整體方案

目前，大多數(shù)傳感器的測(cè)試系統(tǒng)都是以單片機(jī)為核心，再輔之高速、專用的計(jì)數(shù)器芯片來(lái)設(shè)計(jì)實(shí)現(xiàn)的[7]。但是單片機(jī)存在著一定的局限性，其受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，無(wú)法迅速的完成頻率的測(cè)量，可利用的資源較少，容易受外界條件的影響，可靠性比較差，功耗高。因此在精度和其他性能方面都難以達(dá)到高性能的標(biāo)準(zhǔn)。近年來(lái)，隨著電子工藝的不斷發(fā)展，許多傳感器的頻率測(cè)量模塊已經(jīng)開(kāi)始采用大規(guī)?？删幊唐骷﨏PLD/FPGA來(lái)進(jìn)行設(shè)計(jì)。但是CPLD/FPGA器件[8]邏輯性強(qiáng)、算法弱，這個(gè)就使得引入微處理器顯得尤為重要，因此出現(xiàn)了MCU+CPLD/FPGA的組合。在這個(gè)組合系統(tǒng)中，CPLD/FPGA主要是負(fù)責(zé)頻率的測(cè)量，而MCU(微處理器)的作用則是完成接口、產(chǎn)生時(shí)序控制。雖然，這種組合可以滿足頻率測(cè)量性能上的要求，但是其采用外接的接口點(diǎn)相對(duì)復(fù)雜，除卻需要設(shè)計(jì)CPLD/FPGA程序外，還要編寫(xiě)單片機(jī)程序。兩者各自的優(yōu)勢(shì)沒(méi)有得到完全發(fā)揮，未能盡其所能，在一定程度上造成了資源的浪費(fèi)。

SOPC是一種集成了硬核或軟核、CPU、DSP、存儲(chǔ)器、外圍I/0的可編程邏輯器件，它的出現(xiàn)將MCU、DSP以及FPGA進(jìn)行了完美結(jié)合，通過(guò)軟硬件協(xié)同設(shè)計(jì)可實(shí)現(xiàn)所需要的各種功能[8]。SOPC是一種特殊的嵌入式系統(tǒng)，它是一個(gè)片上系統(tǒng)(SOC)，使用單個(gè)芯片來(lái)完成對(duì)整個(gè)系統(tǒng)的主要邏輯功能，但它不是單純意義上的SOC，它還是一種可編程的系統(tǒng)，設(shè)計(jì)方式比較靈活，可以對(duì)其進(jìn)行裁剪、擴(kuò)充以及升級(jí)等工作，同時(shí)可以實(shí)現(xiàn)在軟件和硬件在系統(tǒng)上的可編程功能。

正確把握長(zhǎng)江經(jīng)濟(jì)帶發(fā)展整體推進(jìn)和重點(diǎn)突破、生態(tài)環(huán)境保護(hù)和經(jīng)濟(jì)發(fā)展、總體謀劃和久久為功、破除舊動(dòng)能和培育新動(dòng)能、自身發(fā)展和協(xié)同發(fā)展五個(gè)關(guān)系，努力踐行“創(chuàng)新、協(xié)調(diào)、綠色、開(kāi)放、共享”五大發(fā)展理念，全面適應(yīng)治水興水新要求。

因此，基于SOPC系統(tǒng)的這些特點(diǎn)，本課題提出了采用SOPC來(lái)實(shí)現(xiàn)傳感器頻率的測(cè)量方案。根據(jù)對(duì)各種頻率測(cè)量方法的分析介紹，采用與多周期同步測(cè)量法相結(jié)合來(lái)完成頻率的最終測(cè)量。

本文的主要思想是充分利用FPGA上各種資源，基于SOPC技術(shù)建立一個(gè)傳感器的頻率檢測(cè)系統(tǒng)。其中，硬件系統(tǒng)主要由FPGA的外圍電路、NiosII處理系統(tǒng)以及相對(duì)應(yīng)的外設(shè)構(gòu)成，其整體硬件系統(tǒng)如圖3所示。

圖3 基于SOPC的傳感器頻率檢測(cè)硬件系統(tǒng)框圖

在圖3中，可以看到，NiosII系統(tǒng)的搭建是整個(gè)設(shè)計(jì)的核心組成部分，它包含了各個(gè)外部接口的定

制以及邏輯模塊的設(shè)計(jì)等工作。

3.1 頻率檢測(cè)模塊

本設(shè)計(jì)是針對(duì)諧振式紅外傳感器進(jìn)行檢測(cè)的，該諧振式傳感器探測(cè)的是諧振頻率隨溫度改變而發(fā)生的變化。因此在電路中需要加入一個(gè)基準(zhǔn)頻率信號(hào)以及一個(gè)減法器來(lái)對(duì)頻率的變化進(jìn)行測(cè)量，其原理圖與功能仿真圖如圖4和圖5所示。

圖6為系統(tǒng)編譯報(bào)告，從圖中可以清楚的看到該頻率檢測(cè)系統(tǒng)FPGA資源占用情況。

由圖6可知，選用的是CycloneII EP2C8Q208C8器件，該芯片總共包含8256個(gè)LE資源，其中26%在這個(gè)工程文件中得到了使用，26%用于實(shí)現(xiàn)組合邏輯，1%用于實(shí)現(xiàn)時(shí)序邏輯。整個(gè)頻率檢測(cè)模塊占用資源較少，具有很好的可擴(kuò)展性。

圖4 頻率檢測(cè)模塊原理圖

圖5 頻率測(cè)量模塊功能仿真圖

圖6 系統(tǒng)編譯報(bào)告

3.2 NiosII處理器系統(tǒng)的建立

在創(chuàng)建SOPC硬件系統(tǒng)前，首先需要建立一個(gè)QuartusII工程，為工程指定工作目錄、工程名稱、頂層設(shè)計(jì)實(shí)體名稱、目標(biāo)器件和EDA工具等。

在QuartusII環(huán)境中，啟動(dòng)SOPC Builder硬件開(kāi)發(fā)環(huán)境，在彈出的對(duì)話框中輸入其需要?jiǎng)?chuàng)建的NiosII處理器系統(tǒng)模塊名稱NiosII，生成的代碼類型選擇Verilog HDL，如圖7所示。

圖7 創(chuàng)建SOPC系統(tǒng)

在NiosII處理器系統(tǒng)設(shè)計(jì)中最關(guān)鍵的部分是CPU和外設(shè)部件的添加。NiosII處理器作為系統(tǒng)的核心，其性能的高低直接影響系統(tǒng)的處理能力。根據(jù)系統(tǒng)性能的需求，選擇不同配置的處理器，并進(jìn)行相應(yīng)的配置選擇。外設(shè)部件的添加包括存儲(chǔ)器和一般外設(shè)的選擇。存儲(chǔ)器作為系統(tǒng)中不可或缺的部分，為系統(tǒng)的程序和數(shù)據(jù)提供了存儲(chǔ)空間。在SOPC系統(tǒng)設(shè)計(jì)中主要包括片上存儲(chǔ)器和片外存儲(chǔ)器，用戶可根據(jù)系統(tǒng)需求選擇合適的存儲(chǔ)空間。對(duì)于速度要求比較高、容量比較小的程序和數(shù)據(jù)可以采用片上存儲(chǔ)器，而對(duì)于那些容量比較大，對(duì)速度沒(méi)有較高要求的數(shù)據(jù)可以采用外部存儲(chǔ)器，例如SRAM或SDRAM。一般外設(shè)部件的添加主要是用來(lái)完善系統(tǒng)的整體功能，包括一些接口和定時(shí)器的添加等。圖8和圖9分別為構(gòu)建完成的NiosII系統(tǒng)模塊和定制完成的NIOS II軟核CPU。

圖8 構(gòu)建完成的NiosII系統(tǒng)模塊

NiosⅡ軟核是系統(tǒng)的核心，NiosⅡ IDE是NiosⅡ系列嵌入式處理器的基本軟件開(kāi)發(fā)工具，相應(yīng)的函數(shù)豐富，語(yǔ)法簡(jiǎn)便，采用文件操作的方式訪問(wèn)系統(tǒng)外設(shè)，設(shè)計(jì)人員可以根據(jù)系統(tǒng)的硬件結(jié)構(gòu)十分方便地設(shè)計(jì)系統(tǒng)的軟件。NiosII軟核中所有的軟件開(kāi)發(fā)任務(wù)都可以在NiosII IDE軟件下完成，其中包括編輯、編譯和調(diào)試程序。NiosII IDE為廣大設(shè)計(jì)者提供了一個(gè)統(tǒng)一的軟件開(kāi)發(fā)平臺(tái)，可以用于所有NiosII處理器系統(tǒng)。僅僅通過(guò)一臺(tái)PC機(jī)、一片Altera的FPGA芯片以及一根JTAG下載線，用戶就能夠向NiosII 處理器系統(tǒng)寫(xiě)入符合自己功能設(shè)計(jì)需求的程序來(lái)和NiosII處理器系統(tǒng)進(jìn)行通訊。在本設(shè)計(jì)中，NiosⅡ完成的主要任務(wù)有：預(yù)置門閘信號(hào)的發(fā)出，讀取頻率值并進(jìn)行LCD顯示輸出，發(fā)出計(jì)數(shù)器的清零控制信號(hào)等。

4 仿真數(shù)據(jù)分析

頻率檢測(cè)部分采用的是等精度測(cè)頻法，圖4中，CLK_50為標(biāo)準(zhǔn)時(shí)鐘信號(hào)(由SOPC定時(shí)器控制)，F(xiàn)x為被測(cè)信號(hào)，CLR給兩個(gè)計(jì)數(shù)器提供清零信號(hào)，Gate為預(yù)置閘門信號(hào)。根據(jù)等精度測(cè)頻的頻率計(jì)算公式：

Fx=(216×Nx×Fs)/Ns

(1)

可以得出最終的頻率變化量FRE為：

FRE=4500000-(216×Nx×Fs)/Ns

(2)

利用QuartusII軟件進(jìn)行仿真分析計(jì)算得到下表1的幾組數(shù)據(jù)。從表1中的數(shù)據(jù)可以看出，該頻率檢測(cè)系統(tǒng)的平均誤差在1Hz以內(nèi)，符合設(shè)計(jì)的實(shí)際需求。

表1 頻率測(cè)量實(shí)驗(yàn)結(jié)果

5 結(jié)論

本文基于SOPC，針對(duì)諧振式紅外傳感器的頻率檢測(cè)系統(tǒng)中諧振器輸出的諧振頻率電壓信號(hào)，進(jìn)行了頻率檢測(cè)設(shè)計(jì)。利用QuartusII軟件工作平臺(tái)進(jìn)行編譯和綜合仿真后，在EP2C8Q208C8N為核心的開(kāi)發(fā)板上進(jìn)行了軟硬件調(diào)試。實(shí)驗(yàn)結(jié)果表明，基于SOPC技術(shù)嵌入式頻率計(jì)不僅具有功耗低，體積小，性能優(yōu)越等特點(diǎn)，而且設(shè)計(jì)方式靈活，可裁剪，升級(jí)方便。因此，在需要應(yīng)用高速數(shù)據(jù)處理和良好的控制運(yùn)行的場(chǎng)合，基于SOPC技術(shù)的FPGA NiosII嵌入式系統(tǒng)具有很大的應(yīng)用價(jià)值。

[1]朱長(zhǎng)純，韓建強(qiáng)，劉君華.微機(jī)械傳感器的現(xiàn)狀與發(fā)展[J].電子元器件應(yīng)用，2003，(04)：8-11.

[2]李昕欣，硅微型傳感器的現(xiàn)狀與發(fā)展趨向，儀表技術(shù)與傳感器，1994，(5)：40-42.

[3]Lou R C.Sensor technologies and microsensor issue for mechatronics system[J].IEEE/ASME Transactions on Mechatronics，1996，1(1)：39-49.

[4]張霞，張大成.一種非制冷紅外圖像傳感器芯片及其制備方法[發(fā)明專利：2008102405948][P].國(guó)家知識(shí)產(chǎn)權(quán)局，2008.

[5]Melin T，et al.A Low-pressure encapsulated deep reactive ion etched resonator pressur sensor electrically excited and detected using burst technology[J].J Micromech，2000，10：209-217.

[6]Jianjun Li，Xihong Ma.The Design of Wide Input Range and High-Precision Frequency Meter Based on FPGA [C].2010 International Conference on E-Product E-Service and E-Entertainment (ICEEE)，Nov 2010：1-4.

[7]Hanumolu P. K，Moon U-K，Mayaram K，F(xiàn)requency detector for fast frequency lock of digital PLLs[J].Electronics Letters，2007，43(1)：13-14.

[8]胡麗華.基于SOPC的石英音叉溫度傳感器測(cè)試系統(tǒng)的研究[D].哈爾濱理工大學(xué)，2009.

[9]張永瑞，陳生潭，高建寧，陳瑞.電路分析基礎(chǔ)[M].北京：電子工業(yè)出版社，2013.

[10]徐杰，謝玉鵬，王安華.電子測(cè)量技術(shù)與應(yīng)用[M].哈爾濱：哈爾濱工業(yè)大學(xué)出版社，2013.

(責(zé)任編輯：王謙)

A Design for Resonant Sensor Frequency Detection Based on SOPC

WANG Rong-xiang，ZHANG Xia

(School of Information Engineering，Communication University of China，Beijing 100024，China)

Based on the measurement method for resonant sensor is analyzed，a high precision frequency detection approach based on Nios II processor，i.e.SOPC technology on FPGA(Field Programmable gate array) is proposed in the paper.

resonant sensor；FPGA；SOPC

2015-05-27

王榮祥(1989-)，男(漢族)，江蘇鹽城人，中國(guó)傳媒大學(xué)碩士研究生.E-mail：rongxiangwang@163.com

TN131

A

1673-4793(2015)06-0062-05