基于VHDL彩燈控制器設(shè)計(jì)

周 婷

（重慶師范大學(xué)涉外商貿(mào)學(xué)院，中國(guó) 重慶 401520）

0 引言

電子設(shè)計(jì)自動(dòng)化 （EDA）技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能[1]。由美國(guó)國(guó)防部主持開(kāi)發(fā)的VHDL語(yǔ)言是一種可用于數(shù)字電路描述和綜合的高級(jí)語(yǔ)言[2]，如果結(jié)合VHDL語(yǔ)言仿真電路進(jìn)行仿真和驗(yàn)證，可以盡早發(fā)現(xiàn)電路設(shè)計(jì)中的錯(cuò)誤，從而縮短開(kāi)發(fā)的周期，降低開(kāi)發(fā)成本，提高系統(tǒng)的設(shè)計(jì)效率。

VHDL語(yǔ)言是目前應(yīng)用最廣泛的硬件描述語(yǔ)言之一。它是一種人和機(jī)器都能理解的高級(jí)語(yǔ)言，與具體的硬件電路沒(méi)有關(guān)系，具有較高的易讀性。它支持層次化結(jié)構(gòu)設(shè)計(jì)，從系統(tǒng)整體要求出發(fā)，從上至下逐層設(shè)計(jì)直到最終生成器件，完成電路系統(tǒng)。一個(gè)完整的VHDL程序包括有庫(kù)、包集合、實(shí)體、結(jié)構(gòu)體，另外還有配置塊[3]。它的最大特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)分成了內(nèi)部和外部，工程可以是目標(biāo)系統(tǒng)、電路模塊甚至一個(gè)元件。其中外部是系統(tǒng)的端口；內(nèi)部則是不可視部分，其功能用程序設(shè)計(jì)好后可直接調(diào)用。

1 彩燈控制器的功能分析與設(shè)計(jì)

彩燈在生活中經(jīng)常能夠看到，并且給我們的生活增添了許多色彩。尤其在節(jié)假日，不僅閃爍著美麗耀眼的光芒，還能夠烘托出節(jié)日的氣氛。本文采用EDA技術(shù)，使用VHDL語(yǔ)言實(shí)現(xiàn)彩燈的控制。

在美國(guó)ALTERA公司的MAX＋PLUSⅡ平臺(tái)上，使用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的彩燈控制電路的設(shè)計(jì)如下：在電路中以1代表燈亮，以0代表燈滅，由0、1按不同的規(guī)律組合代表不同的燈光圖案，同時(shí)使其選擇不同的頻率，從而實(shí)現(xiàn)多種圖案多種頻率的花樣功能顯示。彩燈控制器的元件，Y[15..0]是彩燈控制器的輸出端。reset是彩燈控制器的復(fù)位信號(hào)輸入端，當(dāng)復(fù)位信號(hào)reset=‘1’時(shí)，彩燈狀態(tài)會(huì)和s0相同;否則，當(dāng)有時(shí)鐘信號(hào)來(lái)臨時(shí)，會(huì)根據(jù)程序設(shè)置顯示出彩燈的亮滅狀態(tài)。en是彩燈循環(huán)方式控制信號(hào)輸入端，當(dāng)en=‘0’時(shí)，彩燈自左邊第一個(gè)燈和中間分別向右邊循環(huán)閃爍；當(dāng)en=‘1’時(shí)，彩燈自右邊第一個(gè)燈和中間分別向左邊循環(huán)閃爍；否則，彩燈會(huì)呈現(xiàn)熄滅狀態(tài)。

2 彩燈控制器VHDL語(yǔ)言設(shè)計(jì)

十六路彩燈顯示系統(tǒng)控制器的主要VHDL語(yǔ)言程序代碼如下所示：

圖1 仿真時(shí)序圖

3 仿真結(jié)果

利用MAXPLLUS2的原理圖輸入，以原理圖的形式形成最后的十六路彩燈顯示系統(tǒng)器件并且進(jìn)行仿真。圖1分別是彩燈自右邊第一個(gè)燈和中間分別向左邊循環(huán)閃爍，彩燈自左邊第一個(gè)燈和中間分別向右邊循環(huán)閃爍的仿真時(shí)序圖（如圖1）。

4 結(jié)束語(yǔ)

通過(guò)上述實(shí)驗(yàn)可知，本設(shè)計(jì)是可行的。仿真正確后通過(guò)下載電纜下載到CPLD／FPGA芯片上即可。芯片可以重復(fù)使用無(wú)數(shù)次。只要擁有計(jì)算機(jī)，配上相應(yīng)的軟件就可以隨心所欲的改變彩燈的方式，而且不受時(shí)間的限制。

［1］趙剛,編.EDA技術(shù)簡(jiǎn)明教程[M].成都:四川大學(xué)出版社,2004.

［2］宋文好,等.數(shù)字電路的VHDL綜合技術(shù)[J].現(xiàn)代計(jì)算機(jī),2001(111):22-25.

［3］李光超.基于VHDL的循環(huán)碼編譯碼器的設(shè)計(jì)[D].河北:北華航天工業(yè)學(xué)院,2012.