高度集成電路在光電探測中的設(shè)計與應(yīng)用

摘 "要： 由于空間相機的大規(guī)?；呒傻陌l(fā)展，以及空間的限制，不得不進行優(yōu)化設(shè)計，甚至通過特殊技術(shù)來減少電路板的面積。針對一款TDI CCD探測器的驅(qū)動電路的復(fù)雜性，基于厚膜技術(shù)將驅(qū)動電路集成在一個模塊中。厚膜技術(shù)的優(yōu)勢在于可靠性高，設(shè)計靈活，投資小，成本低，周期短。通過厚膜集成后的模塊面積減少到未集成的[13]。在實驗中用示波器測的厚膜集成后的模塊輸出的信號完全滿足TDI CCD探測器的需求。同時該設(shè)計對航天任務(wù)中大規(guī)模電路集成化提供了一定的參考借鑒作用。

關(guān)鍵詞： 厚膜; 電荷耦合器件; 驅(qū)動電路; 集成電路

中圖分類號： TN386.5?34 " " " " " " " " " 文獻標識碼： A " " " " " " " " " " " " " "文章編號： 1004?373X（2015）06?0145?04

Design and application of highly?integrated circuit in photoelectric detection

SUN Zhen?ya， LIU Dong?bin

（Changchun Institute of Optics， Fine Mechanics and Physics， Chinese Academy of Sciences， Changchun 130033， China）

Abstract： Because of the large?scale and high?integration development for the space camera， and the limitation of space， the circuit has to be optimized， even some special technologies have to be used to reduce the area of the circuit board. In consideration of the complexity of driver circuit of CCD detector， the driver circuit was integrated in a module by the thick film technology. There are many advantages in thick film technology such as high reliability， flexible design， low cost and short cycle. The integrated area through the thick film technology was reduced to the 1/3 area as the original circuit board before integration. The output signal of the thick film integrated module is perfect for the demand of CCD detector. At the same time， the design provides a certain reference for the large?scale integrated circuit design in the space missions.

Keywords： thick film; CCD; drive circuit; integrated circuit

0 "引 "言

隨著人類對太空的探索，空間相機的發(fā)展越來越迅速。在許多空間光電探測的電路系統(tǒng)中多使用CCD （電荷耦合器件，Charge?Couple Device）來進行光電轉(zhuǎn)換。CCD是將入射光在所有光敏單元激發(fā)的光信號轉(zhuǎn)換成模擬電信號的光電轉(zhuǎn)換器件。該器件具有小體積、輕重量、低功耗、高精度、長壽命等優(yōu)點，被廣泛應(yīng)用在空間光電探測、航天遙感觀測、載荷對地觀測等領(lǐng)域[1?3]。

CCD工作時需要適當?shù)臅r序驅(qū)動信號，并且產(chǎn)生的電信號需要進行后續(xù)處理后才能給控制系統(tǒng)識別。CCD產(chǎn)生的電信號是模擬信號需要進行相應(yīng)的視頻處理電路，視頻處理電路系統(tǒng)包AFE（，Analog Front End，模擬前端），F(xiàn)PGA和數(shù)字信號處理模塊。

空間相機的發(fā)展越發(fā)趨向于大規(guī)?；呒傻脑O(shè)計，空間相機中的硬件電路的高度集成化變得越來越讓人們關(guān)注與研究。目前，關(guān)于空間光電探測電路系統(tǒng)的高集成度的技術(shù)發(fā)展主要體現(xiàn)在厚膜電路和半導(dǎo)體級的ASIC（Application Specific Integrated Circuits，專用集成電路）兩個領(lǐng)域。厚膜電路是將電阻、電容、電感、芯片的管芯通過互連的銅線在印制板上制成的，其優(yōu)勢在于性能可靠，設(shè)計靈活，投資小，成本低，周期短。ASIC是按照用戶的需求，在一個芯片上專門設(shè)計具有某些特定功能的集成電路，其性能高（可以比厚膜電路做的更高）、可靠性高。但是由于用戶的需求量少，對于用戶來說其成本相對較高，且難度高[4?5]。

為實現(xiàn)空間相機電子學的大規(guī)?；⒏呒傻囊?，本文將比較通用的一款TDI CCD探測器的時序驅(qū)動電路模塊設(shè)計成厚膜集成電路，并且根據(jù)實際PCB版優(yōu)化厚膜電路設(shè)計和性能指標，得到了較好的結(jié)果。

1 "TDI CCD探測器

該TDI（Time Delayed and integration，時間延遲積分）CCD探測器可以探測到兩類光譜區(qū)。這兩類光譜區(qū)分別是彩色B區(qū)和全色P區(qū)。由于實際情況需要，將該CCD探測器的時鐘工作頻率設(shè)定在20 MHz，行頻設(shè)置在1 kHz。由于該CCD探測器的光譜區(qū)多，所以它的驅(qū)動時序也是很復(fù)雜的，一共有89個驅(qū)動信號，將可以共用的信號合并后仍然有61個驅(qū)動信號。由于該探測器實際需求的驅(qū)動信號過多，本文中僅以CIxP為例講述驅(qū)動電路的設(shè)計以及實驗結(jié)果。表1中給出了該CCD探測器的CIxP驅(qū)動信號的電壓幅值范圍。該CCD探測器的驅(qū)動信號需要FPGA產(chǎn)生相應(yīng)的時序的驅(qū)動信號，并通過相應(yīng)的時序驅(qū)動電路變?yōu)樗枰碾妷悍捣秶?/p>

表1 CI和TCK時鐘驅(qū)動信號

圖1中的CIx和TCK的上升沿時間記為tr，典型值50 ns;CIx和TCK的下降沿時間記為tf，典型值50 ns;轉(zhuǎn)移時間記為ttran，典型值3.6 μs，根據(jù)實際工作需要改為1 ms;TCKB的信號周期記為TTCKB，根據(jù)行頻而定;TCKP的信號周期記為TTCKP，根據(jù)行頻而定;CI2的下降沿到CI1的上升沿的時間差記為t1，典型值0.5 μs;CI1的上升沿到CI3的下降沿的時間差記為t2，典型值0.5 μs;CI3的下降沿到CI2的上升沿的時間差記為t3，典型值0.5 μs;CI2的上升沿到CI4的下降沿的時間差記為t4，典型值0.5 μs;CI5的下降沿到CI3的上升沿的時間差記為t5，典型值0.5 μs;CI3的上升沿到TCK的下降沿的時間差記為t6，典型值0.5 μs;CI1的下降沿到CI4的上升沿的時間差記為t7，典型值0.5 μs;CI1和TCK的高電平時間記為tcla，典型值2.5 μs;CI2、CI3和CI4的低電平時間記為tclb，典型值1.5 μs。

2 "驅(qū)動電路設(shè)計

本文針對該CCD探測器的驅(qū)動電路設(shè)計分為兩個步驟：

（1） 通過現(xiàn)在市面上的芯片選擇適合該驅(qū)動電路芯片設(shè)計而成。

（2） 對通過芯片設(shè)計的驅(qū)動電路做實驗得到與該CCD探測器相需求的時序結(jié)果，進行整合通過厚膜技術(shù)來實現(xiàn)最終電路。

最終的驅(qū)動電路分為左右兩個模塊（兩個模塊設(shè)計的完全相同）分別針對該CCD探測器左右驅(qū)動時序，并且把驅(qū)動電路中用到的LDO等電壓轉(zhuǎn)換模塊通過厚膜技術(shù)集成到一個模塊[6?7]。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T1.tifgt;

圖1 P和B區(qū)的垂直轉(zhuǎn)移時序圖

圖2給出了驅(qū)動模塊的管腳示意圖，該模塊可以產(chǎn)生一般的水平驅(qū)動信號（20 MHz）以及大部分的垂直驅(qū)動信號，51號腳是針對模塊內(nèi)部的測溫度的熱敏電阻預(yù)留的。圖中的左側(cè)的上面兩組是輸入信號，右側(cè)的上面兩組是輸出信號。其他的為電源和地信號。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T2.tifgt;

圖2 驅(qū)動模塊的管腳圖

圖3給出驅(qū)動模塊的版圖，速度較快的水平驅(qū)動信號（20 MHz）均放在版圖的最外圍，內(nèi)部放置的是垂直轉(zhuǎn)移信號。該厚膜模塊最后的面積為37 mm×37 mm，約為原來沒有厚膜集成的[13]。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T3.tifgt;

圖3 驅(qū)動模塊的厚膜版圖

該模塊中集成的大部分芯片是EL7457，EL7457是一款高速度，同相位，四通道的CMOS驅(qū)動器。該驅(qū)動器可以驅(qū)動40 MHz的信號，并且輸出電流值可以達到2 A。

以CI1P，CI2P，CI3P，CI4P這4個信號為例，這4個信號的幅值范圍是-5～5 V，但是從圖2的時序圖中可以知道，CI1P的信號大部分的時間內(nèi)都是低的，而CI2P，CI3P，CI4P的信號大部分的時間內(nèi)都是高的。所以電路設(shè)計時將區(qū)別對待，由圖4知EL7457的供電電壓設(shè)置為10 V可以讓CIxP的信號幅值達到10 V，通過0.22 μF的電容隔直后，再通過二極管與電阻并聯(lián)接偏置電壓的設(shè)計將其拉到正常工作的范圍，出來的信號在工作電壓范圍方面就達到CCD手冊的要求。CI1P的偏置電壓設(shè)置為-5 V，當10 V的方波信號過來后由于二極管的正向鉗位作用使得CI1P的最小電壓是-5 V，所以得到了-5～5 V的信號，且無信號時為低（-5 V）。CI2P，CI3P，CI4P的的偏置電壓設(shè)置為5 V，當10 V的方波信號過來后由于二極管的正向鉗位作用使得CI2P，CI3P，CI4P的最大電壓是5 V，所以得到了-5～5 V的信號，且無信號時為高（5 V）。

OFFSET偏置電壓通過電阻分壓外接運放負反饋驅(qū)動的形式產(chǎn)生的，見圖5，采用這種電路結(jié)構(gòu)優(yōu)勢在于可以減少電路中線性穩(wěn)壓器的數(shù)量，由于該探測器需求的驅(qū)動信號數(shù)量多，電壓值多，若所有電壓值都采用線性穩(wěn)壓器，不但會導(dǎo)致電路板尺寸會大很多，而且更加引入散熱的問題。同時偏置電壓信號所需要的電流相當?shù)男「静恍枰€性穩(wěn)壓器[8?9]。

3 "驅(qū)動信號的實驗結(jié)果

針對CIxP的測試，在實驗測試中以驅(qū)動模塊的輸入信號（FPGA的輸出信號）TCKP_FPGA為基準信號，對CIxP以及其對于的OFFSET偏置電壓進行單組測量。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T4.tifgt;

圖4 CIxP原理圖

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T5.tifgt;

圖5 OFFSET偏置電壓原理圖

圖6中的三組信號分別是：TCKP_FPGA（幅值范圍0～3.3 V）、CI1P（與TCKP_FPGA有相同的相位，幅值范圍-5～4 V）、以及CI1P信號對應(yīng)二極管上的嵌位電壓OFFSET-5 V。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T6.tifgt;

圖6 CI1P的信號

圖7中的三組信號分別是：TCKP_FPGA（幅值范圍0～3.3 V）、CI2P（超前于TCKP_FPGA約0.5 μs，幅值范圍-4～5 V）、以及CI2P信號對應(yīng)二極管上的嵌位電壓OFFSET+5 V（在TCKP_FPGA的下降沿末端有波動）。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T7.tifgt;

圖7 CI2P的信號

圖8中的三組信號分別是：TCKP_FPGA（幅值范圍0～3.3 V），CI3P（反向于TCKP_FPGA，且下降沿到TCKP_FPGA的上升沿的時間約延后0.5 μs，幅值范圍-4～5 V）、以及CI3P信號對應(yīng)二極管上的嵌位電壓OFFSET+5 V（在TCKP_FPGA的下降沿末端有波動）。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T8.tifgt;

圖8 CI3P的信號

圖9中的三組信號分別是：TCKP_FPGA（幅值范圍0～3.3 V）、CI4P（反向于TCKP_FPGA，且下降沿到TCKP_FPGA的上升沿的時間約延后1.5 μs，幅值范圍-4～5 V）、以及CI3P信號對應(yīng)二極管上的嵌位電壓OFFSET+5 V（在TCKP_FPGA的下降沿末端有波動）。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201506＼現(xiàn)代電子技術(shù)15年38卷第6期＼Image＼43T9.tifgt;

圖9 CI4P的信號

CIxP的四組信號由于實際電路圖中的電容分壓導(dǎo)致最終幅值沒有達到10 V，但是仍然在CCD的手冊要求范圍內(nèi)。OFFSET電壓在信號變化較多的點會有串擾導(dǎo)致波動，但是對實際的CIxP影響甚微[10?11]。

4 "結(jié) "語

通過厚膜技術(shù)對驅(qū)動電路集成后的面積減少到[13]，雖然該模塊需要添加散熱，但是面積的減少使得在同樣面積的PCB上集成更多的模塊，實現(xiàn)更多的CCD陣列。對所有驅(qū)動信號用示波器進行測量，均滿足要求。本文中僅給出CIxP的信號波形進行事例。實驗結(jié)果表明驅(qū)動電路的厚膜技術(shù)可以滿足在光電探測中的集成應(yīng)用。本設(shè)計中的驅(qū)動電路的厚膜集成也對其他航天任務(wù)中大規(guī)模電路的集成提供了一定的參考借鑒作用。

參考文獻

[1] 葉培軍，劉福安，曹海翔.線陣探測器KLI?2113線陣CCD器件主要性能參數(shù)及測試方法[J].中國空間科學技術(shù)，1997，17（3）：44?51.

[2] BOYLE W S， SMITH G E. Charge coupled semiconductor devices [J]. The Bell System Technical Journal， 1970， 49（1）： 587?593.

[3] 孫大維，趙樣.CCD組件參數(shù)測試系統(tǒng)的設(shè)計[J].艦船電子工程，2013，33（7）：92?94.

[4] 孫景旭，劉則洵.CCD成像電子學單元光電參量測試系統(tǒng)[J].應(yīng)用光學，2013，34（2）：289?294.

[5] 張航，劉棟斌.線陣探測器KLI?2113總劑量輻照性能試驗分析[J].發(fā)光學報，2013，34（5）：611?616.

[6] HU Liao?lin， WANG Bin， XUE Rui?yang. Signal recovery of noise introduced after compressed sensing [J]. Editorial Office of Optics and Precision Engineering， 2014， 22（10）： 2840?2846.

[7] 胡遼林，王斌，薛瑞洋.壓縮感知后引入噪聲的信號恢復(fù)[J].光學精密工程，2014，22（10）：2840?2846.

[8] JIA Hua?yu， LIU Li， ZHANG Jian?guo. Wide band current?mode amplifier for pipelined ADC [J]. Editorial Office of Optics and Precision Engineering， 2014， 22（10）： 2855?2860.

[9] 賈華宇，劉麗，張建國.流水線模數(shù)轉(zhuǎn)換器中的寬帶電流型運算放大器[J].光學精密工程，2014，22（10）：2855?2860.

[10] LUO Zhi?zeng， XI Xu?gong， YE Ming. Sampling of tactile sensing array signal using a thick?film circuit [J]. Chinese Journal of Sensors and Actuators， 2006， 19（1）： 120?124.

[11] 聶品，田海英，董斌，等.矩形靶標測試CCD相機調(diào)制傳遞函數(shù)的研究[J].光學學報，2012，32（12）：38?42.