一種應(yīng)用于ADC帶曲率補(bǔ)償?shù)母呔葞痘鶞?zhǔn)源

摘 "要： 設(shè)計(jì)了一種應(yīng)用于工作電壓為1.8 V的流水型模數(shù)轉(zhuǎn)換器（ADC）的帶隙基準(zhǔn)源。與傳統(tǒng)電流模式帶隙基準(zhǔn)源不同，該帶隙基準(zhǔn)源采用曲率補(bǔ)償技術(shù)，降低了溫度系數(shù)，提高了精度。分析提高電源抑制比的方法，設(shè)計(jì)低壓共源共柵電流鏡偏置的折疊式共源共柵運(yùn)放，提高了帶隙基準(zhǔn)源的電源抑制比。采用CSMC 0.18 μm CMOS工藝，獲得了900 mV的帶隙基準(zhǔn)，Spectre仿真結(jié)果表明，帶隙基準(zhǔn)源正常啟動，在-40～125 ℃溫度范圍內(nèi)溫度系數(shù)低至3 ppm/℃，低頻時的電源抑制比達(dá)89 dB。

關(guān)鍵詞： 帶隙基準(zhǔn)源; 曲率補(bǔ)償; 電壓抑制比; 模/數(shù)轉(zhuǎn)換器

中圖分類號： TN432?34 " " " " " " " " " " " 文獻(xiàn)標(biāo)識碼： A " " " " " " " " " " " " " "文章編號： 1004?373X（2015）02?0128?04

A high?accuracy bandgap reference source used for curvature compensation of ADC

ZHU Xiao?yu1， JU Shui?rong1， 2

（1.College of Internet of Things Engineering， Jiangnan University， Wuxi 214122， China;2. Jiangsu Information Technology College， Wuxi 214153， China）

Abstract： A high?accuracy bandgap reference source used for curvature compensation of 1.8 V pipeline ADC was designed. Different from traditional current?mode bandgap reference source， the curvature compensation technology was adopted in this bandgap reference source， which reduced low temperature coefficient and improved precision. The methods to improve PSRR are analyzed in this paper. A folded cascode amplifier with the bias of high?swing cascode current mirrors was designed， which improved PSRR of bandgap reference source. Based on the CSMC 0.18 μm CMOS process， the bandgap reference gains an output voltage of 900 mV. Simulation results indicate that the circuit can start up normally， the temperature coefficient is 3 ppm/℃ between -40 ℃ and 125 ℃ and the PSRR is 89 dB at low frequency.

Keywords： bandgap reference; curvature compensation; PSRR; ADC

基準(zhǔn)源是大多數(shù)電子系統(tǒng)的重要組成部分，特別對于數(shù)據(jù)轉(zhuǎn)換器及電源管理電路而言，具有低溫度系數(shù)（TC）高精度及高電源抑制比（PSRR）的基準(zhǔn)源顯得尤為重要。傳統(tǒng)的利用齊納電壓構(gòu)成的簡單零階基準(zhǔn)源已不能滿足需要，且需要的電源電壓較高。1971年，Wildlar首次提出帶隙基準(zhǔn)結(jié)構(gòu)[1]，利用晶體管產(chǎn)生的ΔVBE正溫度系數(shù)補(bǔ)償VBE的負(fù)溫度系數(shù)的線性項(xiàng)，采用這種一階補(bǔ)償基準(zhǔn)源雖然可以滿足大多系統(tǒng)的應(yīng)用，但只能產(chǎn)生大于1.2 V的電壓源。1999年，Banba在原有一階帶隙基準(zhǔn)源上進(jìn)行了改進(jìn)，提出了電流模式帶隙基準(zhǔn)源[2]，從而可以獲得低于1 V的帶隙基準(zhǔn)源。以上一階帶隙基準(zhǔn)源溫度系數(shù)約為20～50 ppm/℃，但在高精度要求下，如高分辨率數(shù)據(jù)轉(zhuǎn)換器中，就需要高階曲率校正技術(shù)來降低溫度系數(shù)，從而提高帶隙基準(zhǔn)源的精度。本文在傳統(tǒng)一階電流模式帶隙基準(zhǔn)源基礎(chǔ)上，設(shè)計(jì)了一種應(yīng)用于流水線型ADC的帶曲率校正的低壓帶隙基準(zhǔn)源。

1 "傳統(tǒng)電流模式帶隙基準(zhǔn)源原理

雙極型晶體管（BJT）具有以下兩種特性：兩個具有不同電流密度的雙極型晶體管的基極?發(fā)射極電壓的差值ΔVBE具有正溫度系數(shù);雙極型晶體管的基級?發(fā)射極電壓的VBE具有負(fù)的溫度系數(shù)。如圖1所示，Banba結(jié)構(gòu)電路利用運(yùn)放的鉗位作用，把這兩種溫度系數(shù)的電壓轉(zhuǎn)換成負(fù)溫度系數(shù)電流IR1和正溫度系數(shù)（PTAT）電流IR0，將這兩股正負(fù)溫度系數(shù)電流求和后，通過PMOS電流鏡M1，M2，M3鏡像到輸出端得到零溫度系數(shù)的低壓帶隙基準(zhǔn)。輸出電壓表達(dá)為：

[VREF=R3R1（VBE1+R1R0VTlnN）]

2 "溫度曲率補(bǔ)償原理

Banba結(jié)構(gòu)只補(bǔ)償了雙極型晶體管溫度特性的線性項(xiàng)，只能在一個溫度參考點(diǎn)上產(chǎn)生與溫度無關(guān)的一階帶隙基準(zhǔn)電壓，要產(chǎn)生精度更好的帶隙基準(zhǔn)，則需要進(jìn)曲率溫度補(bǔ)償。雙極型基極?發(fā)射極電壓的（VBE）的溫度特性[3]可表示為：

[VBE（T）=Vg-（Vg-VBE′）TT′-（η-1）VTlnTT′]

式中：Vg為硅的能隙電壓;VBE′為溫度為T′時雙極型晶體管?發(fā)射極的電壓差;T為熱力學(xué)溫度;α表示流入集電極電流的溫度特性相關(guān)的一個任意量，對于流過集電極的電流為PTAT電流時，α=1，對于流過的電流與溫度無關(guān)時，α=0;η為與工藝相關(guān)的常數(shù)，取值范圍是3.6～4?？梢钥闯龅诙?xiàng)為線性項(xiàng)，第三項(xiàng)為非線性項(xiàng)，如果通過結(jié)構(gòu)能產(chǎn)生VTln T項(xiàng)，就可以精確補(bǔ)償式中的非線性項(xiàng)。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t1.tifgt;

圖1 Banba結(jié)構(gòu)帶隙基準(zhǔn)源

如圖2所示，Q1由PTAT電流偏置，所以α=1，Q4由與溫度無關(guān)的電流偏置，所以α=0：

[VBE1（T）=Vg-（Vg-VBE'）TT′-（η-1）VTlnTT′VBE4（T）=Vg-（Vg-VBE'）TT′-（η-0）VTlnTT′]

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t2.tifgt;

圖2 Banba結(jié)構(gòu)改進(jìn)后的帶隙基準(zhǔn)源

因而非線性補(bǔ)償電流：

[INL=VBE1-VBE4RNL=VTRNLlnTT0]

對于電流求和模式帶隙基準(zhǔn)總電流：

[I3=I0+I1+INL]

帶隙輸出電壓：

[VREF=R3R1a+R1b（VBE1+R1a+R1bR0VTlnN+R1a+R1bRNLVTlnTT0）]

分析上式可知，調(diào)整[R1a+R1bRNL]的比值等于η-1，即可補(bǔ)償VBE1表達(dá)式的非線性項(xiàng)。

3 "電源抑制比分析及提高方案

對圖1做計(jì)算低頻電源抑制比的小信號模型見圖3。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t3.tifgt;

圖3 Banba結(jié)構(gòu)小信號分析模型

假設(shè)運(yùn)放增益為A，電源電壓到運(yùn)放輸出增益為Add，則：

[vg=A（vb-va）+Addvddva=（R1//gmQ）[gm（vdd-vg）+gr（vdd-va）]vb=[R1//（R0+gmQ）][gm（vdd-vg）+gr（vdd-vb）]vref=R3[gro（vdd-vref）+gmo（vg-vref）]]

經(jīng)過整理并化簡可得：

[vrefvdd?gro+gmo（1-Add）+AR0（grogm-gmogr）（1/R3+gro）?AgmR0]

根據(jù)PSRR定義可知，減小上式值的大小可以提高PSRR。減小的方法是提高運(yùn)放增益A從而減小前兩項(xiàng)，也可以使第三項(xiàng)的值等于0，考慮溝道長度調(diào)制效應(yīng)，使得電流鏡鏡像管的源漏電壓相等。如圖2所示，通過增加R2電阻分壓，可使M1，M2，M3的源漏電壓接近，因而可有效提高帶隙的PSRR。

4 "電路設(shè)計(jì)與實(shí)現(xiàn)

4.1 "運(yùn)算放大器及其偏置設(shè)計(jì)

上文推得提高運(yùn)放的增益有利于提高PSRR，同時高增益有利于運(yùn)放工作在深度負(fù)反饋從而提高帶隙基準(zhǔn)的精度。本文采用 折疊式共源共柵運(yùn)放，可獲得較高的增益、電源抑制比，以及較快的瞬態(tài)響應(yīng)。

如圖3所示運(yùn)放使用M5，M6做PMOS差分輸入對管，其共模輸入范圍為0至VDD-|VTP|-2|VDS|，而PNP管基極?發(fā)射極導(dǎo)通電壓為0.6 V，因而在VDD較小的情況下，輸入差分對管會超出共模輸入范圍而進(jìn)入截止區(qū)，所以把圖1中的R1拆分R1a和R1b，通過調(diào)整R1a及R1b的比值關(guān)系使得a，b點(diǎn)的電位低于PNP管基極?發(fā)射極導(dǎo)通電壓。偏置電路采用低壓共源共柵自偏置結(jié)構(gòu)產(chǎn)生與電源電壓無關(guān)的電流源，如圖4所示，PM13～PM16構(gòu)成共源共柵電流鏡，假設(shè)電流為I，忽略體效應(yīng)，兩管的閾值電壓VTH相等，設(shè)計(jì)NM6與NM8的[WL]比例為K，根據(jù)工藝手冊獲得μnCox則柵源電壓差：

[ΔVGS=2IμnCox（WL）-VTH8-2IμnCoxK（WL）-VTH6=IR]

因而可確定與電源電壓無關(guān)，僅與設(shè)計(jì)的[WL]，NMOS電流鏡比例系數(shù)K及工藝因子μnCox有關(guān)的電流：

[I=2μnCox（W/L）R21-1K）2]

為了使NM7，NM8構(gòu)成NMOS低壓共源共柵結(jié)構(gòu)，忽略體效應(yīng)的影響，則NM7的柵壓應(yīng)降至VGS+Δ，Δ為過驅(qū)動電壓VGS-VTH，因而可以在電阻R6產(chǎn)生一個Δ的分壓使得NM7，NM8能偏置在飽和區(qū)。使用同樣的偏置方法偏置PM13及PM14獲得PMOS低壓共源共柵結(jié)構(gòu)。通過這樣的偏置結(jié)構(gòu)可以有效提高運(yùn)放的輸出擺幅，在低電源電壓中顯得尤為重要。

4.2 "啟動電路

由于自偏置電流源及帶隙核心電路都存在簡并點(diǎn)，需要啟動電路驅(qū)動帶隙電路在電源上電啟動過程中脫離簡并點(diǎn)使得電路正常工作，在正常工作后啟動電路自動斷開與帶隙電路的聯(lián)系。如圖4所示PM19，NM9及NM10構(gòu)成偏置電路的啟動電路，在電源上電過程中NM9導(dǎo)通使得PM15，PM16導(dǎo)通，從而NM7，NM8導(dǎo)通，電流較小時，電阻R上電壓可忽略，NM8到NM6電流鏡有正反饋放大作用，隨著電流增大，NM6的源極負(fù)反饋起主導(dǎo)作用，最后達(dá)到平衡工作點(diǎn)，在正常工作后NM10導(dǎo)通，NM9關(guān)斷，使得啟動電路與偏置電路斷開。PM17，PM18及電容CS構(gòu)成帶隙核心的啟動電路，在核心電路未啟動前，CS為低電平，PM18導(dǎo)通為帶隙核心提供電流使其脫離簡并點(diǎn)，PM17為CS充電，帶隙核心電路正常工作時，CS上的高電平使得PM18斷開與帶隙核心的聯(lián)系。至此，偏置電路及帶隙核心電路完成啟動。

5 "模擬仿真結(jié)果與分析

該設(shè)計(jì)采用CSMC 0.18 μm CMOS工藝，使用Candece Spectre軟件對帶隙基準(zhǔn)溫度系數(shù)，電源抑制比，啟動電路，折疊式共源共柵增益進(jìn)行仿真。

5.1 "運(yùn)算放大器開環(huán)增益

如圖5所示，仿真得折疊式共源共柵放大器的開環(huán)增益為80 dB左右，且折疊式共源共柵為單級放大結(jié)構(gòu)有較好的頻率特性，可以滿足使用要求。

5.2 "啟動電路過程仿真

給電源以一個瞬態(tài)激勵，基準(zhǔn)的響應(yīng)時間及穩(wěn)定性如圖6所示，可以看出帶隙輸出在2.3 μs之后穩(wěn)定，可以正常工作。

5.3 "溫度特性仿真

如圖7，對帶隙輸出在tt工藝角下，-40～125 ℃溫度范圍內(nèi)掃描，根據(jù)溫度系數(shù)計(jì)算公式對曲線分析可知其溫度系數(shù)低至3 ppm/℃。

5.4 "電源抑制比仿真

給電源電壓一個1 V的小信號擾動，分析帶隙輸出隨其變化，如圖8所示，可以看出該帶隙基準(zhǔn)低頻時的電源抑制比可達(dá)90 dB。

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t5.tifgt;

圖5 運(yùn)放開環(huán)增益

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t6.tifgt;

圖6 啟動電路仿真

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t7.tifgt;

圖7 溫度特性仿真

lt;E：＼王芳＼現(xiàn)代電子技術(shù)201502＼Image＼12t8.tifgt;

圖8 電源抑制比仿真

6 "結(jié) "語

本文設(shè)計(jì)了一種用于工作于1.8 V的流水線ADC的帶隙基準(zhǔn)源。1.8 V工作電壓下輸出900 mV，溫度為-40～125 ℃時，溫度系數(shù)低至3 ppm/℃，具有較高的電源抑制比，低頻時的電源抑制比達(dá)90 dB。

參考文獻(xiàn)

[1] WIDLAR R J. New development in IC voltage regulators [J]. IEEE Journal of Solid?state Circuits， 1971， 6（1）： 2?7.

[2] BANBA H， SHIGA H， UMEZAWA A， et al. A CMOS bandgap reference circuit with Sub?1?V Operation [J]. Solid?State Circuits， 1999（34）： 670?674.

[3] TSIVIDIS Y P. Accurate analysis of temperature effects in IC?VBE characteristics with application to bandgap reference sources [J]. IEEE Journal of Solid?state Circuits， 1980， 15 （6）： 1076?1084.

[4] ZE K Z， YUE S. A 1.6 V 25 μA 5 ppm/℃ curvature compensated bandgap reference [J]. IEEE Transactions on Circuits and Systems， 2012， 59（4）： 677?684.

[5] 謝毅，朱云濤，邵丙銑.一種低電壓的CMOS帶隙基準(zhǔn)源[J].微電子學(xué)與計(jì)算機(jī)，2005，22（5）：110?113.

[6] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2002.