“電子技術(shù)”實驗教學(xué)中脈沖信號源的設(shè)計

摘 要： 脈沖信號源是“電子技術(shù)”實驗中最常用的設(shè)備，信號源的質(zhì)量直接關(guān)系到實驗的結(jié)果，在電子設(shè)計和制作中也常會用到脈沖信號源?？删幊踢壿嬈骷﨏PLD具有設(shè)計方便，運行可靠的特點，可利用它來實現(xiàn)脈沖信號源的設(shè)計，結(jié)果表明：輸出信號穩(wěn)定可靠，完全滿足實驗課和電子設(shè)計制作中對脈沖信號源的要求。

關(guān)鍵詞： 可編程邏輯器件； 脈沖信號源； 電子技術(shù)； CPLD

中圖分類號： TN78?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2015）03?0158?02

Design of pulse signal source applied to electronic technology experiment

SHANGGUAN Jin?tai

（Department of Computer Science and Technology， Changzhi College， Changzhi 046011， China）

Abstract： The pulse signal source is a most common equipment in electronic technology experiment. The quality of the signal source is directly related to the experimental results. The pulse signal source is often used in design and manufacture of electronic devices. The CPLD has characteristics of easy design and reliable operation. It has been used in design of the pulse signal source. The test results show that its output signal is stable and reliable， and can fully meet the needs for electronic technology experiment and electronic device design.

Keywords： programmable logical device； pulse signal source； electronic technology； CPLD

0 引 言

在“電子技術(shù)”課程的實驗教學(xué)中會常常用到脈沖信號源，普通的信號源設(shè)計往往只考慮到特定實驗內(nèi)容的要求，不能滿足設(shè)備的通用性，在本論文中用基于CPLD的方法設(shè)計出一種可以產(chǎn)生從1～2 048 kHz的時鐘信號，同時可以產(chǎn)生3～5級偽隨機(jī)序列的數(shù)字信號源。CPLD是一種可編程邏輯器件，具有設(shè)計方便，可即時編程下載的功能。用它來完成脈沖信號源的設(shè)計具有代價低功能強(qiáng)的特點[1?5]。本信號源常被用在“數(shù)字邏輯電路”和“通信原理”等課程的實驗教學(xué)中。

1 原理圖設(shè)計

1.1 分頻器原理圖設(shè)計

本信號源輸入為由晶振產(chǎn)生的頻率為4 096 kHz的時鐘信號。先經(jīng)過有一位D觸發(fā)器構(gòu)成的二分頻器，得到頻率為2 048 kHz的時鐘信號。再經(jīng)三級4位二進(jìn)制計數(shù)器進(jìn)行分頻。在每一級的4個輸出端分別從低位到高位得到上一級一半的頻率信號[6?7]。這樣在12個輸出端中除最高位外的11個輸出端口就可以得到從1 024 kHz到1 kHz的脈沖信號。圖1為分頻器的原理圖。

1.2 偽隨機(jī)序列碼原理圖設(shè)計

偽隨機(jī)信號具有類似于隨機(jī)噪聲的一些統(tǒng)計特性，同時又便于重復(fù)產(chǎn)生和處理。目前廣泛使用的偽隨機(jī)信號都是由數(shù)字電路產(chǎn)生的周期序列得到的。它是由n級移位寄存器、時鐘發(fā)生器及一些異或電路連接而成[8]。圖2分別為3、4和5階偽隨機(jī)序列發(fā)生器。

2 仿真輸出結(jié)果

2.1 功能仿真

功能仿真又稱為前仿真。主要目的是確定一個設(shè)計是否實現(xiàn)了預(yù)定的功能，是證明設(shè)計功能正確性的過程。前仿真也叫RTL級行為仿真，目的是分析電路邏輯關(guān)系的正確性，仿真速度快，可以根據(jù)需要觀察電路輸入/輸出端口和電路內(nèi)部任意信號和寄存器的波形。圖3為分頻器和偽隨機(jī)序列發(fā)生器的功能仿真結(jié)果。

2.2 時序仿真

時序仿真是使用布局布線后器件給出的模塊和連線的延時信息，在最壞的情況下對電路的行為做出的實際估價。功能仿真是純理論的仿真，功能仿真不考慮信號傳送過程中的延遲。仿真結(jié)果可以和真值表對應(yīng)起來。時序仿真要考慮信號傳送過程中的延遲，有可能出現(xiàn)競爭冒險。時序仿真比較接近實際情況。在圖4的時序仿真中可以看到窄脈沖p128k上出現(xiàn)了“毛刺”，這就是競爭冒險現(xiàn)象。在實際應(yīng)用中可以用加小電容的辦法濾除掉。

3 指 標(biāo)

此設(shè)計經(jīng)電路制作、下載成為一個可獨立運行的硬件系統(tǒng)。在其輸出端口可得到穩(wěn)定可靠的從2 048 kHz到1 kHz的時鐘信號。為了一些特殊需要本系統(tǒng)設(shè)計產(chǎn)生有窄脈沖：[p8k、][q8k]和p128k。本系統(tǒng)為滿足通信原理實驗中對偽隨機(jī)序列的需求，可輸出產(chǎn)生3～5階的偽隨機(jī)序列碼。所有信號經(jīng)實測完全滿足設(shè)計要求。

4 結(jié) 語

本系統(tǒng)最終做成一個硬件電路，所輸出的信號穩(wěn)定可靠，可以用在“通信原理”和“數(shù)字邏輯電路”等相關(guān)課程的實驗教學(xué)中。用[CPLD]來完成本系統(tǒng)具有設(shè)計靈活、效率高、運行可靠等特點，經(jīng)過歷年的使用結(jié)果表明完全可以勝任相關(guān)課程的實驗要求，也可用于學(xué)生的畢業(yè)設(shè)計和電子制作等科研實踐中。

參考文獻(xiàn)

[1] 趙正新，高超.脈沖信號源的CPLD實現(xiàn)方法[J].電子科技，2009，22（2）：47?50.

[2] 高翠云，江朝暉，孫冰.基于TMS320F2812的DSP最小系統(tǒng)設(shè)計[J].電氣電子教學(xué)學(xué)報，2009，31（1）：83?85.

[3] 李德駿，楊竣程，林冬冬，等.單片機(jī)與CPLD技術(shù)的海底接駁盒電能監(jiān)控系統(tǒng)[J].浙江大學(xué)學(xué)報：工學(xué)版，2012，46（8）：1369?1374.

[4] 熊剛，謝利理.基于CPLD的繼電保護(hù)校檢儀的設(shè)計與實現(xiàn)[J].測控技術(shù)，2009，28（3）：10?12.

[5] 王琴，全書海.基于CPLD的雙口RAM設(shè)計與應(yīng)用[J].武漢理工大學(xué)學(xué)報：信息與管理工程版，2005，27（4）：66?70.

[6] 陳治國，李劍勇，馮海兵，等.基于CPLD直接測頻法的數(shù)字頻率計設(shè)計[J].徐州工程學(xué)院學(xué)報：自然科學(xué)版，2011，26（1）：22?28.

[7] 郭志大，劉衛(wèi)國，賀安超，等.基于CPLD的高速脈沖信號采集系統(tǒng)設(shè)計[J].測控技術(shù)，2011，30（2）：27?30.

[8] 趙嘎，王小軍，宋鳴，等.基于FPGA的可配置偽隨機(jī)序列發(fā)生器的設(shè)計與實現(xiàn)[J].云南大學(xué)學(xué)報：自然科學(xué)版，2012，34（2）：147?151.