激光雷達(dá)窄脈沖回波信號(hào)采集系統(tǒng)設(shè)計(jì)

楊騰蛟，史建業(yè)，丁 尚，葉凌云

(浙江大學(xué) 生物醫(yī)學(xué)工程與儀器學(xué)院，浙江 杭州310027)

0 引 言

激光雷達(dá)具有視野寬、分辨率高、觀測(cè)實(shí)時(shí)性好等優(yōu)勢(shì)，光電傳感器將激光雷達(dá)脈沖回波轉(zhuǎn)換為電脈沖。為了能最大程度地提取波形信息，建立被測(cè)目標(biāo)的物理模型，需要對(duì)光電傳感器產(chǎn)生的窄脈沖電信號(hào)進(jìn)行高精度采樣，為后續(xù)的目標(biāo)回波識(shí)別打下基礎(chǔ)。

目前，對(duì)于光電傳感器窄脈沖信號(hào)的采集方案主要有光信號(hào)時(shí)間展寬、峰值保持、高速并行采樣等技術(shù)。2012 年，盛桂珍等人通過門控峰值保持電路實(shí)現(xiàn)10～20 ns的電脈沖信號(hào)采集處理［1］;2013 年，李嘉鴻等人運(yùn)用8 片500 MSPS 模/數(shù)轉(zhuǎn)換芯片，設(shè)計(jì)出分辨率12 位，采樣率為4 GSPS的并行采樣系統(tǒng)，應(yīng)對(duì)8 ns 的傳感器窄脈沖信號(hào)采集［2］;2010 年，李玉生等人運(yùn)用光信號(hào)時(shí)間展寬技術(shù)與高速并行采樣技術(shù)，實(shí)現(xiàn)高達(dá)16 GSPS 的實(shí)時(shí)采樣率，能夠?qū)? ns 窄脈沖信號(hào)進(jìn)行實(shí)時(shí)采樣［3］。

峰值保持技術(shù)難以再現(xiàn)窄脈沖信號(hào)的細(xì)節(jié)，光信號(hào)時(shí)間展寬技術(shù)會(huì)使光信號(hào)產(chǎn)生一定失真。本文設(shè)計(jì)系統(tǒng)選用雪崩型光電傳感器為前端，制定分辨率12 位，采樣率8 GSPS的并行高速采樣系統(tǒng)為設(shè)計(jì)目標(biāo)，提出8×1 GSPS 的8 通道時(shí)間并行交錯(cuò)(time interleaved ADC，TIADC)信號(hào)采集方案，并利用數(shù)字補(bǔ)償手段對(duì)TIADC 系統(tǒng)的采樣通道進(jìn)行校正。

1 激光雷達(dá)回波信號(hào)采集系統(tǒng)設(shè)計(jì)

激光雷達(dá)窄脈沖回波經(jīng)過光學(xué)帶通濾波器濾除掉光信號(hào)雜波，進(jìn)入光電傳感器轉(zhuǎn)換為電信號(hào)，前端信號(hào)調(diào)理電路對(duì)該信號(hào)進(jìn)行放大或衰減，以滿足后續(xù)處理電路輸入要求。功分電路負(fù)責(zé)將單端信號(hào)轉(zhuǎn)換成多路差分信號(hào)輸出，輸入到各個(gè)采樣通道。低抖動(dòng)多相時(shí)鐘發(fā)生器結(jié)合PCB 延時(shí)線建立系統(tǒng)時(shí)鐘網(wǎng)絡(luò)，保證采樣通道間時(shí)鐘相位差固定。高速緩存負(fù)責(zé)將高速數(shù)據(jù)流實(shí)時(shí)并行存儲(chǔ)，實(shí)現(xiàn)信號(hào)重構(gòu)與數(shù)字校正，將完整的數(shù)字波形輸出。整個(gè)激光雷達(dá)窄脈沖回波采集系統(tǒng)如圖1 所示。

圖1 光電傳感器窄脈沖采集系統(tǒng)Fig 1 Photoelectric sensor narrow pulse acquisition system

1.1 光電傳感器選型

針對(duì)4 ns 脈寬，1 064 nm 波長(zhǎng)的激光脈沖回波信號(hào)響應(yīng)目標(biāo)，本系統(tǒng)采用Thorlabs 公司的光電傳感器APD310，其內(nèi)部的主要光敏原件是雪崩型二極管，具備靈敏度高、暗電流小、線性度好等特點(diǎn)，各項(xiàng)指標(biāo)均優(yōu)于光電二極管與光電倍增管［4］。APD310 能夠快速響應(yīng)1 GHz 帶寬的激光脈沖信號(hào)，其電脈沖輸出具備連續(xù)的增益調(diào)節(jié)能力，免除后續(xù)設(shè)計(jì)前端信號(hào)調(diào)理電路的必要。前端帶有光學(xué)帶通濾波器，對(duì)850～1650 nm 波長(zhǎng)范圍內(nèi)的激光有較好的響應(yīng)能力，在1 064 nm 波長(zhǎng)處，量子效率為40%。APD310 將SiAPD與低噪聲的GaAs 場(chǎng)效應(yīng)前置放大器相結(jié)合組成一體化光電傳感器，探測(cè)靈敏度達(dá)到3×10－10W，非常適合窄脈沖激光測(cè)量。

1.2 并行采樣設(shè)計(jì)

APD310 轉(zhuǎn)換后的電脈沖信號(hào)，首先經(jīng)過功分器轉(zhuǎn)換成4 路單端信號(hào)，再通過傳輸線變壓器(Balun)實(shí)現(xiàn)單端信號(hào)轉(zhuǎn)差分信號(hào)。運(yùn)用雙傳輸線變壓器串聯(lián)方式來減輕相位失衡與幅度失衡對(duì)信號(hào)的影響。最后4 路差分信號(hào)通過差分T 型匹配節(jié)實(shí)現(xiàn)8 路分配，差分T 型匹配節(jié)模型如圖2所示。

圖2 差分T 型匹配節(jié)Fig 2 Differential T type matching section

8 路差分信號(hào)分別輸入4 片雙通道1 GSPS 采樣率12 位分辨率的A/D 轉(zhuǎn)換芯片ADC12D1000RF。該芯片擁有I 通道與Q 通道，可以工作在片內(nèi)并行采樣模式，將單片采樣率提升為2 GSPS。系統(tǒng)硬件上以菊花鏈的方式組織4 片A/D 轉(zhuǎn)換芯片，軟件上通過配置一片A/D 轉(zhuǎn)換芯片為主模式，其他A/D 轉(zhuǎn)換芯片為從模式，實(shí)現(xiàn)多片A/D 轉(zhuǎn)換芯片自同步。參考時(shí)鐘(RCLK)從主A/D 轉(zhuǎn)換輸出去控制從A/D 轉(zhuǎn)換數(shù)據(jù)時(shí)鐘的相位，使得TIADC 系統(tǒng)中每一片A/D 轉(zhuǎn)換芯片的數(shù)據(jù)輸出都能與數(shù)據(jù)時(shí)鐘對(duì)齊。多相時(shí)鐘產(chǎn)生電路輸出4 個(gè)相位相差45°的1 GHz 時(shí)鐘，分別作為4 個(gè)A/D 轉(zhuǎn)換芯片采樣時(shí)鐘，每一片A/D 轉(zhuǎn)換芯片將獲得的采樣時(shí)鐘一路送入I 通道，另一路反相后送入Q 通道。單片A/D 轉(zhuǎn)換后端產(chǎn)生2 通道1GHz 并行12 位LVDS 數(shù)據(jù)，通過DEMUX 方式擴(kuò)展為2 通道500 MHz 并行24 位LVDS 數(shù)據(jù)，即4 路12 位的并行LVDS 數(shù)據(jù)。系統(tǒng)采用Virtex5 FPGA 接收并緩存，4 片A/D 轉(zhuǎn)換芯片分別由4 片F(xiàn)PGA 管理，每片F(xiàn)PGA 同時(shí)管理4 片16 位寬250 MHz DDRII芯片顆粒，保證數(shù)據(jù)流傳輸通道無瓶頸，實(shí)現(xiàn)采樣數(shù)據(jù)實(shí)時(shí)存儲(chǔ)。板上實(shí)時(shí)數(shù)據(jù)存儲(chǔ)深度高達(dá)1G 采樣點(diǎn)。并行采樣設(shè)計(jì)方案如圖3 所示。

圖3 并行采樣設(shè)計(jì)方案Fig 3 Parallel sampling design scheme

1.3 低抖動(dòng)時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方案

時(shí)鐘網(wǎng)絡(luò)核心芯片選取TI 的LMK04828B，支持JESD204B 時(shí)鐘規(guī)范，擁有業(yè)界最低的時(shí)鐘抖動(dòng)性能，在帶寬12 kHz～20 MHz 內(nèi)僅有88 fs 的RMS 抖動(dòng)。LMK04828B支持雙鎖相環(huán)設(shè)計(jì)，系統(tǒng)中第一級(jí)鎖相環(huán)輸入信號(hào)為恒溫晶振(OCXO)的10 MHz 穩(wěn)定時(shí)鐘與壓控晶振(VCXO)的100 MHz 不穩(wěn)定時(shí)鐘，第一級(jí)鎖相環(huán)(PLL1)實(shí)現(xiàn)時(shí)鐘的初步倍頻，將100 MHz 時(shí)鐘相位鎖定到10 MHz 時(shí)鐘相位上，為第二級(jí)鎖相環(huán)(PLL2)參考輸入端提供相位噪聲極低的高頻時(shí)鐘源。第二級(jí)鎖相環(huán)將芯片內(nèi)部壓控振蕩器(VCO)產(chǎn)生的3 GHz 時(shí)鐘與100 MHz 穩(wěn)定時(shí)鐘鎖相，最后將相位穩(wěn)定的3 GHz 時(shí)鐘三分頻輸出，獲得系統(tǒng)1 GHz 目標(biāo)采樣時(shí)鐘。LMK04828B 具備輸出14 路差分時(shí)鐘的能力，選取片內(nèi)同一時(shí)鐘樹下4 路ADCLK 差分時(shí)鐘作為系統(tǒng)4 片A/D 轉(zhuǎn)換芯片的時(shí)鐘輸入，選取一路FCLK 差分時(shí)鐘作系統(tǒng)4 片F(xiàn)PGA 共用的同相位時(shí)鐘。低抖動(dòng)時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方案如圖4 所示。

圖4 低抖動(dòng)時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方案Fig 4 Design scheme of low jitter clock network

其中RCLK 是相鄰采樣通道數(shù)據(jù)輸出的參考時(shí)鐘，DCLK 是A/D 轉(zhuǎn)換芯片與FPGA 同步的數(shù)據(jù)時(shí)鐘，LF 是環(huán)路濾波器。

相鄰采樣通道之間的固定相位差主要由采樣時(shí)鐘PCB延時(shí)線控制，時(shí)鐘芯片內(nèi)部提供可編程延時(shí)功能，但是受溫度影響存在較大漂移，而且只能精確到10 ps 級(jí)，線性度不如PCB 延時(shí)線。對(duì)于固定微帶線幾何模型，PCB 走線延時(shí)僅為介電常數(shù)εr而非走線維度的函數(shù)［5］。當(dāng)給定PCB 基板并給定εr條件下，不同阻抗線路的傳播延遲常數(shù)是固定的。本文設(shè)計(jì)的并行采樣系統(tǒng)具有8 通道，1 GHz 采樣時(shí)鐘頻率，依據(jù)并行交錯(cuò)采樣原理，需要設(shè)計(jì)相鄰?fù)ǖ篱g隔125 ps固定相位差，結(jié)合微帶線PCB 走線延時(shí)公式［6］(1)可以計(jì)算出相鄰?fù)ǖ啦蓸訒r(shí)鐘延時(shí)線的長(zhǎng)度差

對(duì)于介電常數(shù)為4.0 的PCB 微帶線，需要設(shè)計(jì)相鄰?fù)ǖ啦蓸訒r(shí)鐘延時(shí)線長(zhǎng)度差為0.919 in(1in=25.4 mm)。

2 信號(hào)采集通道時(shí)間失配校正方案

由于通道之間采樣時(shí)鐘相位控制偏差，導(dǎo)致采樣時(shí)間的非均勻，這是并行高速采樣中最重要的誤差來源。時(shí)間失配意味著相鄰采樣點(diǎn)的采樣時(shí)鐘相位不是等間隔，會(huì)引入有規(guī)律的噪聲頻譜。本節(jié)通過后端數(shù)字校正手段來補(bǔ)償時(shí)間失配誤差。

在通道數(shù)為M 的TIADC 系統(tǒng)中，輸入信號(hào)頻率為f0的理想單音信號(hào)x(t)=ejω0t到TIADC 系統(tǒng)中。TIADC 系統(tǒng)的采樣頻率為fs，相鄰?fù)ǖ篱g的采樣周期為Ts，每個(gè)通道的采樣周期為MTs。利用該TIADC 系統(tǒng)對(duì)輸入信號(hào)x(t)進(jìn)行采樣，得到各個(gè)通道的采樣數(shù)據(jù)xi(n)，i=0，1，...，M－1，對(duì)拼接還原為單音信號(hào)的采樣序列x(n)進(jìn)行FFT。FFT結(jié)果中，在頻率為ifs/M±f0處取值FAi，該值由時(shí)間通道失配產(chǎn)生的［7］。對(duì)FAi進(jìn)行IFFT，得出M 個(gè)復(fù)數(shù)IAi。抽取復(fù)數(shù)序列IAi相角獲得時(shí)間誤差Δti。設(shè)Δti=riTs，ri為第i通道的時(shí)間誤差與取樣周期的比值，由于取樣周期遠(yuǎn)大于時(shí)間誤差，ri為分?jǐn)?shù)。

時(shí)域變化值為ri，對(duì)應(yīng)頻域變化值為ejωri，并且經(jīng)過該濾波器濾波后信號(hào)的幅值不能發(fā)生變化?；诖耍枰O(shè)計(jì)一種頻響為e－jωri的全通濾波器對(duì)時(shí)域的分?jǐn)?shù)延時(shí)實(shí)時(shí)補(bǔ)償。通過高速示波器精確測(cè)量各通道的采樣時(shí)鐘誤差，據(jù)此就可以得到每一通道相應(yīng)的全通濾波器ri值，但該濾波器無法直接在數(shù)字型器件FPGA 中實(shí)現(xiàn)。從物理可實(shí)現(xiàn)性角度出發(fā)，采用I 階FIR 濾波器逼近目標(biāo)，則傳遞函數(shù)為

ri＜1，目標(biāo)濾波器實(shí)際是一個(gè)分?jǐn)?shù)延時(shí)濾波器。由于電子器件存在老化、溫度變化等因素的影響，分?jǐn)?shù)延時(shí)濾波器的系數(shù)具有不確定性。用多項(xiàng)式來逼近每一個(gè)分?jǐn)?shù)延時(shí)濾波器的系數(shù)，將I 階濾波器進(jìn)一步分解成I 個(gè)p+1 階子濾波器，如式(3)所示

3 仿真與實(shí)驗(yàn)驗(yàn)證

3.1 farrow 級(jí)聯(lián)分?jǐn)?shù)濾波器仿真與實(shí)驗(yàn)驗(yàn)證

系統(tǒng)設(shè)計(jì)的4 階farrow 濾波器與級(jí)聯(lián)仿真結(jié)構(gòu)如圖5所示。其中，Vi(i=0，1，2，3)為直接型FIR 濾波器。

圖5 四階farrow 濾波器與farrow 濾波器級(jí)聯(lián)仿真Fig 5 Fourth order farrow filter and farrow filter cascaded simulation

在simulink 中將4 個(gè)4 階farrow 結(jié)構(gòu)濾波器級(jí)聯(lián)仿真，仿真條件:F(n)信號(hào)周期T=600 s，F(xiàn)(n)信號(hào)采樣周期Ts=10 s，每個(gè)周期內(nèi)60 個(gè)采樣點(diǎn)，輸入分?jǐn)?shù)延時(shí)0.5Ts=5 s，得到仿真結(jié)果如圖6 所示。圖7 是系統(tǒng)輸入498 MHz標(biāo)準(zhǔn)正弦波的條件下，引入farrow 分?jǐn)?shù)延時(shí)濾波器補(bǔ)償前后系統(tǒng)頻譜圖，在表1 中列出了分?jǐn)?shù)延時(shí)補(bǔ)償前后系統(tǒng)性能參數(shù)比較。

圖6 分?jǐn)?shù)延時(shí)補(bǔ)償效果Fig 6 Fraction delay compensation effect

圖7 分?jǐn)?shù)延時(shí)補(bǔ)償前后系統(tǒng)頻譜圖Fig 7 System spectrum before and after fraction delay compensation

表1 分?jǐn)?shù)延時(shí)補(bǔ)償前后系統(tǒng)性能比較Tab 1 System performance comparison before and after fraction delay compensation

3.2 激光窄脈沖回波采集實(shí)驗(yàn)驗(yàn)證

激光雷達(dá)樣機(jī)驗(yàn)證階段，系統(tǒng)采用MPL—III—1064 型脈沖激光器作為激光雷達(dá)激光源，產(chǎn)生1 064 nm 波長(zhǎng)，4 ns 脈寬的激光脈沖。將激光打向平面墻體，激光雷達(dá)窄脈沖采集系統(tǒng)捕獲如圖8 所示脈沖回波，在4 ns 的有效脈寬內(nèi)捕獲了32 個(gè)采樣點(diǎn)。

圖8 4 ns 激光脈沖回波實(shí)時(shí)采樣Fig 8 4 nanosecond laser pulse echo real-time sampling

4 結(jié) 論

針對(duì)激光雷達(dá)窄脈沖回波信號(hào)的檢測(cè)與采集，本文設(shè)計(jì)并實(shí)現(xiàn)了一種解決方案，引入差分T 型匹配節(jié)、多片A/D 轉(zhuǎn)換芯片自同步、級(jí)聯(lián)型farrow 分?jǐn)?shù)延時(shí)濾波器等手段，幫助8GSPS 并行采樣系統(tǒng)的最終實(shí)現(xiàn)。仿真與實(shí)驗(yàn)結(jié)果表明:經(jīng)過數(shù)字補(bǔ)償后，該系統(tǒng)可以實(shí)現(xiàn)對(duì)4 ns 激光雷達(dá)窄脈沖回波信號(hào)的實(shí)時(shí)采樣，在498 MHz 標(biāo)準(zhǔn)正弦波輸入下，系統(tǒng)信噪比可以達(dá)到56.3 dB。

［1］ 盛桂珍，趙 妍.超高速窄脈沖納秒信號(hào)采集的實(shí)現(xiàn)與應(yīng)用研究［J］.長(zhǎng)春工程學(xué)院學(xué)報(bào):自然科學(xué)版，2012，13(2):31－32.

［2］ 李嘉鴻，葉凌云，宋開臣.傳感器窄脈沖信號(hào)的超高速采集系統(tǒng)［J］.傳感器與微系統(tǒng)，2013，32(12):104－106，109.

［3］ 周 浩.基于數(shù)字后處理算法的并行交替采樣ADC 系統(tǒng)［J］.數(shù)據(jù)采集與處理，2010，25(4):537－543.

［4］ Nassalski A.Silicon photomultiplier as an alternative for APD in PET/MRI applications［C］∥IEEE Nuclear Science Symposium Conference Record，2008:1620－1625.

［5］ Muraoka S.PCB trace modeling and equalizer design method for 10 Gbps backplane［C］∥Electrical Design of Advanced Packaging and Systems(EDAPS)Symposium，IEEE，2011:1－4.

［6］ 孟垂建.基于信號(hào)完整性的PCB 仿真設(shè)計(jì)與分析研究［D］.哈爾濱:哈爾濱工程大學(xué)，2013.

［7］ Sun H，Cao P.Researches on channel mismatch effects in timeinterleaved ADC system［C］∥Trans Tech Publications，Beihai，China，2013:655－657.

［8］ Hunter M T，Mikhael W B.A novel farrow structure with reduced complexity［C］∥IEEE Circuits and Systems，2009:581－585.