基于ADS的三階電荷泵鎖相環(huán)的研究及仿真

趙 雪 ， 孫越強(qiáng) ， 杜起飛

（1.中國(guó)科學(xué)院 空間科學(xué)與應(yīng)用研究中心，北京 100190；2.中國(guó)科學(xué)院大學(xué) 北京 100190）

鎖相環(huán)是一個(gè)能夠?qū)崿F(xiàn)閉環(huán)相位跟蹤的系統(tǒng)，它能夠自動(dòng)跟蹤和對(duì)比兩個(gè)頻率的相位差，并通過反饋?zhàn)饔眠_(dá)到調(diào)節(jié)輸出信號(hào)相位的目的，最終將環(huán)路輸出鎖定在輸入頻率?；谠撎匦枣i相環(huán)已廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航技術(shù)、計(jì)算機(jī)及生物醫(yī)療等領(lǐng)域。其中，電荷泵鎖相環(huán)（Charge Pump Phase-Locked Loops，CPPLL）具有易集成、低功耗、低抖動(dòng)、無相差鎖定等優(yōu)點(diǎn)，成為當(dāng)今最熱門的鎖相環(huán)結(jié)構(gòu)之一。

在鎖相環(huán)的設(shè)計(jì)過程中，環(huán)路帶寬是最為重要的參數(shù)。本文以三階電荷泵鎖相環(huán)為例，首先從理論上分析了環(huán)路帶寬與環(huán)路捕獲性能、環(huán)路輸出總相位噪聲之間關(guān)系，接著利用ADS仿真軟件搭建鎖相環(huán)電路模型進(jìn)行仿真驗(yàn)證，最后就如何選擇環(huán)路帶寬的問題進(jìn)行探討。

1 環(huán)路基本相位模型

鎖相環(huán)是一個(gè)相位反饋控制系統(tǒng)[1]，主要由鑒相器（PD）、電荷泵（CP）、環(huán)路濾波器（LPF）、壓控振蕩器（VCO）和分頻器（DIV）構(gòu)成。圖1（a）是典型的三階電荷泵鎖相環(huán)電路結(jié)構(gòu)。圖1（b）是電荷泵鎖相環(huán)線性相位模型。該環(huán)路的閉環(huán)傳遞函數(shù)為：

式（1）中，ξ、wn表示環(huán)路系統(tǒng)參數(shù)，ξ為阻尼系數(shù)，wn為無阻尼振蕩頻率。式（2）中，Ic為電荷泵充放電電流大小，K0為壓控振蕩器的壓控靈敏度，N為分頻比，R和C1為環(huán)路濾波器的電阻值和電容值。在不同的情況下，環(huán)路帶寬的表征方式有所不同[2]。它是鎖相環(huán)最重要的性能參數(shù)之一，通常采用wn來表示鎖相環(huán)環(huán)路帶寬的大小。

2 環(huán)路捕獲性能

圖1 三階電荷泵鎖相環(huán)相關(guān)模型Fig.1 The related models of three order charge pump phase-locked loops

捕獲時(shí)間是評(píng)估環(huán)路捕獲性能的重要指標(biāo)，它是指環(huán)路從開始到鎖定狀態(tài)所經(jīng)歷的時(shí)間，包括頻率捕獲時(shí)間和相位捕獲時(shí)間。在實(shí)際應(yīng)用中，鎖相環(huán)在諸如開機(jī)、換頻或由開環(huán)到閉環(huán)時(shí)，一開始環(huán)路總是處于失鎖狀態(tài)，因此環(huán)路需經(jīng)由失鎖到鎖定的捕獲過程[3]。

結(jié)合圖1（a）所示模型，三階電荷泵鎖相環(huán)的捕獲時(shí)間的一般表達(dá)式[4]：

其中，Tf為頻率捕獲時(shí)間，Tθ為相位捕捉時(shí)間，wi為參考輸入頻率。

由式（3）可以看出，環(huán)路的捕獲性能同系統(tǒng)參數(shù)ξ和wn有著密切聯(lián)系。若要改善環(huán)路的捕獲性能，使捕獲時(shí)間變小，可以通過增大環(huán)路帶寬實(shí)現(xiàn)。但是，增大環(huán)路帶寬與提高環(huán)路濾波性能相矛盾。因此，在進(jìn)行鎖相環(huán)設(shè)計(jì)時(shí)，環(huán)路濾波性能和捕獲性能之間需要折中考慮。

3 環(huán)路相位噪聲模型

相位噪聲是電荷泵鎖相環(huán)的一個(gè)重要指標(biāo)，它是指在系統(tǒng)內(nèi)各種噪聲作用下所表現(xiàn)的相位隨機(jī)起伏，相位的隨機(jī)起伏必然引起頻率的隨機(jī)起伏，由于頻率的起伏比較快，又稱之為短期頻率穩(wěn)定度[5]，即相位噪聲在時(shí)域的表現(xiàn)。在電荷泵鎖相環(huán)中，噪聲來源很多，在進(jìn)行線性分析時(shí)將噪聲均看作外部輸入，其等效噪聲模型如圖1（c）所示。

運(yùn)用線性疊加原理，可得到輸出相位噪聲為[6]：

其中，θni（s）為參考頻率相位噪聲；θnp（s）為電荷泵鑒相器相位噪聲，即“環(huán)路底噪聲”；θnv（s）為壓控振蕩器相位噪聲。環(huán)路閉環(huán)傳遞函數(shù) H（s）為低通型函數(shù)，誤差傳遞函數(shù) He（s）為高通型函數(shù)。因此，參考頻率相位噪聲θni（s）和電荷泵鑒相器相位噪聲θnp（s）屬于低通型噪聲，而壓控振蕩器相位噪聲θnv（s）屬于高通型噪聲。

如圖2所示ABFIJ段為環(huán)路輸出總相位噪聲曲線。環(huán)路輸出低通型相位噪聲低頻段主要受參考頻率相位噪聲的影響，即圖中的AB段；低通型相位噪聲的遠(yuǎn)端主要取決于環(huán)路底噪聲，即電荷泵鑒相器相位噪聲，此類噪聲在環(huán)路帶寬內(nèi)呈現(xiàn)白噪聲特性，即圖中的BF段；環(huán)路輸出高通型相位噪聲主要取決于壓控振蕩器相位噪聲，即圖中的FIJ段[7]。

由式（4）可知，減小環(huán)路帶寬，有利于抑制低通型相位噪聲；反之，增大環(huán)路帶寬，有利于抑制高通型相位噪聲。因此，環(huán)路帶寬應(yīng)存在一個(gè)折中的最佳值，可以使環(huán)路輸出總相位噪聲最小。低通型相位噪聲和高通型相位噪聲的交點(diǎn)F點(diǎn)對(duì)應(yīng)的角頻率即是最佳環(huán)路帶寬wBL。

圖2 最佳環(huán)路帶寬示意圖Fig.2 diagram of the optimal loop bandwidth

4 基于ADS的仿真與分析

為了進(jìn)一步驗(yàn)證環(huán)路帶寬和環(huán)路捕獲性能、環(huán)路輸出總相位噪聲的關(guān)系，本文在ADS仿真軟件中搭建環(huán)路模型對(duì)三階電荷泵鎖相環(huán)進(jìn)行仿真。本次仿真分別采用三組不同的電路參數(shù)，根據(jù)式（2）可以得到每組參數(shù)對(duì)應(yīng)的環(huán)路帶寬wn的大小，如表1所示。

表1 三組仿真電路參數(shù)Tab.1 Three groups of circuit simulation param eters

4.1 環(huán)路捕獲性能仿真

當(dāng)鎖相環(huán)路的輸入頻率發(fā)生變化時(shí)，會(huì)產(chǎn)生瞬時(shí)頻差，進(jìn)而產(chǎn)生相位差。鑒于鎖相環(huán)的相位負(fù)反饋功能，環(huán)路會(huì)根據(jù)相位差及時(shí)調(diào)節(jié)誤差電壓，誤差電壓經(jīng)過環(huán)路濾波器后轉(zhuǎn)變?yōu)榭刂齐妷?，控制壓控振蕩器VCO去跟蹤輸入頻率的變化。瞬態(tài)響應(yīng)仿真可以反映鎖相環(huán)輸出頻率由壓控振蕩器自由振蕩頻率到鎖定頻率的時(shí)域變化，其仿真電路模型如圖3所示。在ADS軟件的可仿真周期內(nèi)，調(diào)節(jié)輸入頻率，通過仿真還可得到鎖相環(huán)能夠鎖定的頻率范圍。

圖3 瞬態(tài)響應(yīng)仿真電路模型Fig.3 diagram of transient response simulation circuitmodel

不同環(huán)路帶寬下環(huán)路的捕獲頻率范圍和捕獲時(shí)間匯總?cè)绫?所示。由表中數(shù)據(jù)可知，環(huán)路帶寬越寬，系統(tǒng)能夠捕獲的頻率范圍越大。這3組仿真所用到的壓控振蕩器自由振蕩頻率均為w0=240 kHz，輸入頻率與壓控振蕩器自由振蕩頻率的差值被稱為“環(huán)路固有頻差”。對(duì)比參數(shù)組1和參數(shù)組2的仿真結(jié)果，在捕獲48 kHz的頻率下限時(shí)，帶寬越寬，系統(tǒng)捕獲時(shí)間越小，捕獲速度越快。對(duì)比參數(shù)組2和參數(shù)組3的仿真結(jié)果，在環(huán)路帶寬為15.72×103rad/s的情況下，鎖相環(huán)捕獲550 kHz需要5.233ms，而在環(huán)路帶寬為24.86×103rad/s的情況下，鎖相環(huán)捕獲635 kHz僅需要4.567ms，顯然也可以得出上述結(jié)論。綜上所述，本次仿真結(jié)果表明，環(huán)路帶寬越寬，鎖相環(huán)的捕獲頻率范圍越大，捕獲時(shí)間也越短，捕獲性能越好。但是，環(huán)路帶寬與鎖相環(huán)濾波特性密切相關(guān)，環(huán)路帶寬越大意味著環(huán)路濾波性能越差。在實(shí)際工程設(shè)計(jì)中，環(huán)路的濾波性能和捕獲性能需要根據(jù)實(shí)際應(yīng)用折中考慮。

4.2 環(huán)路相位噪聲仿真

環(huán)路噪聲主要來源于輸入?yún)⒖碱l率相位噪聲、電荷泵鑒相器相位噪聲和壓控振蕩器相位噪聲。仿真基于ADS軟件搭建的電路模型，如圖4所示，對(duì)環(huán)路帶寬與環(huán)路輸出總相位噪聲之間關(guān)系進(jìn)行驗(yàn)證。3組參數(shù)仿真結(jié)果如圖5（a）、（b）、（c）所示，其中PN_PFD_only為電荷泵鑒相器相位噪聲，PN_Ref_only為參考頻率相位噪聲，PN_VCO_only為壓控振蕩器相位噪聲，PN_Total為輸出總相位噪聲。仿真驗(yàn)證了理論分析結(jié)果，即環(huán)路輸出相位噪聲在低頻段主要受參考頻率相位噪聲和電荷泵鑒相器相位噪聲的影響，在高頻段主要受壓控振蕩器相位噪聲的影響。

表2 捕獲性能仿真結(jié)果匯總Tab.2 Sim ulation results of capture perform ance

圖4 環(huán)路輸出總相位噪聲仿真模型Fig.4 diagram of output phase noise simulation circuit

仿真得到的3條曲線中圖5（b）的環(huán)路輸出總相位噪聲曲線與圖2的理想曲線基本相符。

當(dāng)實(shí)際環(huán)路帶寬小于最佳環(huán)路帶寬時(shí)，在頻率大于實(shí)際環(huán)路帶寬且小于最佳環(huán)路帶寬處，壓控振蕩器相位噪聲占主導(dǎo)地位且大于低通型相位噪聲，輸出總相位噪聲突然上升，使得輸出總相位噪聲曲線上出現(xiàn)“尖峰”，且在774.3 Hz處達(dá)到最大值，如圖5（a）所示；當(dāng)實(shí)際環(huán)路帶寬大于最佳環(huán)路帶寬時(shí)，在頻率大于最佳環(huán)路帶寬且小于實(shí)際環(huán)路帶寬處，環(huán)路低通型相位噪聲占主導(dǎo)地位且大于壓控振蕩器相位噪聲，輸出總相位噪聲曲線在27.83 kHz處出現(xiàn)“凹陷”現(xiàn)象，如圖5（c）所示。

圖5 環(huán)路輸出總相位噪聲仿真結(jié)果Fig.5 Simulation results of output phase noise

通過對(duì)比仿真結(jié)果與理想曲線可知，在實(shí)際設(shè)計(jì)過程中，可根據(jù)輸出總相位噪聲曲線的特點(diǎn)來判斷環(huán)路帶寬取值是否合理。

如圖6可知，環(huán)路帶寬小或大對(duì)于噪聲的總抑制性能均不理想。如參數(shù)組1條件下，環(huán)路帶寬小，環(huán)路對(duì)高通型噪聲抑制性能較差；參數(shù)組3條件下，環(huán)路帶寬大，環(huán)路對(duì)低通型噪聲抑制較差。不同的環(huán)路噪聲模型均存在最佳的環(huán)路帶寬使環(huán)路輸出總相位噪聲功率最小。在實(shí)際應(yīng)用中，環(huán)路噪聲模型不同，最佳環(huán)路帶寬取值也不同。若低通型噪聲對(duì)環(huán)路影響較大，可以適當(dāng)減小環(huán)路帶寬；若高通型噪聲對(duì)環(huán)路影響較大 ，可以適當(dāng)放寬環(huán)路帶寬。

圖6 不同環(huán)路帶寬下輸出總相位噪聲曲線匯總Fig.6 Simulation results of the output phase noise with different loop bandwidth

5 結(jié) 論

環(huán)路帶寬的選擇對(duì)于鎖相環(huán)電路設(shè)計(jì)至關(guān)重要。借助三階電荷泵鎖相環(huán)模型基于ADS仿真對(duì)比理論分析可知：不同的環(huán)路噪聲模型均存在最佳的環(huán)路帶寬，環(huán)路帶寬的選取不僅要從降低環(huán)路總相位噪聲的角度出發(fā)，還應(yīng)綜合考慮環(huán)路捕捉頻率范圍和捕獲時(shí)間。通過對(duì)比仿真的環(huán)路輸出總相位噪聲曲線與理想曲線來判斷環(huán)路帶寬是否合理，結(jié)合對(duì)環(huán)路捕獲性能的要求，可以達(dá)到進(jìn)一步優(yōu)化環(huán)路帶寬的目的。

[1]百創(chuàng).高性能低噪聲鎖相環(huán)分析與設(shè)計(jì)[D].國(guó)防科學(xué)技術(shù)大學(xué)，2009.

[2]Floyd M.Gardner.Phaselock Techniques[M].人民郵電出版社，2007.

[3]鄭繼禹，張厥盛，萬(wàn)心平.鎖相技術(shù)[M].西安電子科技大學(xué)出版社，2011.

[4]馮偉平.一種基于CMOS工藝的電荷泵鎖相環(huán)芯片的設(shè)計(jì)[EB/OL].[2015-03-16].http://wenku.baidu.com/view/f842c77 002768e9951e73857.htm l.

[5]張建斌.鎖相與頻率合成[M].科學(xué)出版社，2012.

[6]李澤鵬，高玉良，張路.有源二階鎖相環(huán)路濾波器設(shè)計(jì)[J].空軍雷達(dá)學(xué)院學(xué)報(bào)，2011（6）:192-195.

[7]吳文偉.選擇低相位噪聲頻率合成器的最佳帶寬[J].電信快報(bào)，2000（12）:25-28.