優(yōu)化偏置點的SiGe功率放大器設(shè)計*

孫 凱 ，郝明麗 ，陳延湖

（1.山東大學(xué)信息科學(xué)與工程學(xué)院，濟(jì)南 250100；2.中國科學(xué)院微電子研究所，北京 100029）

近年來，隨著智能手機(jī)、平板電腦和可穿戴設(shè)備的普及，市場對應(yīng)用于無線局域網(wǎng)（WLAN）的無線通信模塊的需求也越來越大。由于這些設(shè)備對體積有著嚴(yán)格的要求，高集成度的單芯片無線通信模塊是最佳的選擇。目前，無線通信模塊中的低噪聲放大器、混頻器、鎖相環(huán)等大部分組件都可以使用低成本的體硅CMOS工藝實現(xiàn)。但是，傳統(tǒng)體硅CMOS工藝中MOS管擊穿電壓較低，在設(shè)計大功率的功率放大器時存在困難［1］。SiGe BiCMOS工藝是一種與體硅CMOS相兼容的工藝，不但具有體硅CMOS工藝高集成度和低成本的優(yōu)勢，而且提供異質(zhì)結(jié)雙極型晶體管（HBT）。SiGe HBT的高頻特性良好，耐壓更高，是設(shè)計功率放大器的優(yōu)異器件［2］。因此，使用SiGe BiCMOS工藝設(shè)計功率放大器，進(jìn)一步地實現(xiàn)無線通信系統(tǒng)的單芯片集成，一直是研究的熱點。

目前，SiGe BiCMOS工藝在國外已經(jīng)比較成熟，并且實現(xiàn)商業(yè)化，但國內(nèi)還處于研究階段。本文基于上海華虹宏力半導(dǎo)體制造有限公司最新開發(fā)的0.18 μm SiGe BiCMOS工藝，設(shè)計了應(yīng)用于WLAN 2.4 GHz頻段的高輸出功率線性功率放大器。

1 工藝說明和器件選擇

通常，SiGe HBT的擊穿電壓和特征頻率之間存在折中關(guān)系［3］。本文使用的華虹宏力0.18 μm SiGe BiCMOS工藝就針對不同設(shè)計需求，提供了標(biāo)準(zhǔn)管、高速管和高壓管。表1列舉了幾種不同類型HBT的擊穿電壓和特征頻率fT的典型值。本文采用了其中的高壓管，基極懸空時的擊穿電壓BVCEO為7.1 V，特征頻率fT為24 GHz，滿足3.3 V電源電壓，2.4 GHz功率放大器的設(shè)計要求。該工藝還提供了硅通孔（TSV），硅通孔技術(shù)可以極大的減小接地引線寄生阻抗，非常有利于射頻電路的設(shè)計［4］。該工藝的金屬層有三層，材質(zhì)為鋁，其中頂層金屬厚度為2.92 μm，較厚的金屬層可以減小射頻傳輸損耗。

表1 SiGe HBT器件參數(shù)

1.1 晶體管尺寸的選取

設(shè)計功率放大器的第1步是確定電路每1級晶體管的尺寸。為了在較低的電源電壓下輸出一定的功率，晶體管必須有足夠的電流輸出能力。確定晶體管尺寸和電流輸出能力之間的關(guān)系至關(guān)重要。對于HBT器件來說，在大電流下主要受到Kirk效應(yīng)的影響。Kirk效應(yīng)使晶體管在大電流下電流增益下降，特征頻率降低，高頻性能變差。因此，產(chǎn)生Kirk效應(yīng)時的電流通常會作為晶體管工作時的最大直流電流［5］。

圖1是工藝廠商提供的一個發(fā)射極指長9.9 μm，指寬0.6 μm的4指高壓HBT共發(fā)射極電流增益隨集電極電流變化的曲線。由于工藝廠商提供的器件模型是Gummel-Poon模型，對大信號時器件的模擬不夠精確，所以可以看到在大電流下仿真結(jié)果和測試結(jié)果出現(xiàn)較大偏差。由圖可知，當(dāng)集電極電流大約為2 mA時，共發(fā)射極電流增益開始下降，出現(xiàn)了Kirk效應(yīng)。此時，發(fā)射結(jié)上的電流密度約為0.084 mA/μm2。對于設(shè)計輸出功率為23 dBm（200 mW）的功率放大器，采用A類放大方式近似計算，可得集電極直流電流

圖1 共發(fā)射極電流增益隨集電極電流變化曲線

其中，VCC表示電源電壓，在本設(shè)計中為3.3 V。按0.084 mA/μm2電流密度可算出發(fā)射極面積為1 440 μm2，為留有余量，將面積定為2 000 μm2。

本設(shè)計采用了3級放大結(jié)構(gòu)，前、后級之間晶體管面積按1∶4分配，以保證前級對后級有足夠的驅(qū)動能力。最終確定的晶體管尺寸為：單個晶體管為4指結(jié)構(gòu)，發(fā)射極每指指長為13 μm，寬為0.6 μm；第1級采用4個晶體管并聯(lián)，發(fā)射極總面積為125 μm2；第2級采用16個晶體管并聯(lián)，發(fā)射極總面積為500 μm2；輸出級采用64個晶體管并聯(lián)，發(fā)射極面積為2 000 μm2。

1.2 穩(wěn)定性考慮

HBT功率放大電路在工作中面臨兩個穩(wěn)定性問題：電穩(wěn)定性和熱穩(wěn)定性［6］。電穩(wěn)定性是指電路在某些偏置和終端條件下存在自激振蕩的可能。熱穩(wěn)定性是多管并聯(lián)晶體管因為自熱效應(yīng)產(chǎn)生的電流增益坍塌現(xiàn)象。當(dāng)多管并聯(lián)工作時，每一個晶體管都是一個熱源，中心的晶體管溫度高，邊緣處的晶體管溫度低。由于溫度高的晶體管導(dǎo)通電壓低，相同基極電壓下流過的電流多，溫度就會更高，形成了熱電正反饋。這種熱電正反饋最終造成電流增益的下降［5］。

圖2 基極串聯(lián)電阻的HBT

為解決電穩(wěn)定性和熱穩(wěn)定性問題，在每一個晶體管基極串聯(lián)了一個鎮(zhèn)流電阻，如圖2所示。對于電穩(wěn)定性，晶體管基極的串聯(lián)電阻削弱了從集電極反饋到基極的信號，因此避免了振蕩的產(chǎn)生，提高了穩(wěn)定性。對于熱穩(wěn)定性，假設(shè)基極串聯(lián)電阻為RB，基射結(jié)電壓為Vbe，j，則串聯(lián)電阻和基射結(jié)總電壓

若溫度升高，使IC變大，則在基極串聯(lián)電阻RB上的壓降增加，減小了晶體管發(fā)射結(jié)電壓Vbe，j，從而抑制了IC上升的趨勢，增加了熱穩(wěn)定性。

由于基極串聯(lián)電阻會降低增益，選用的電阻值不能過大。一般以能保證1 GHz以上頻段電學(xué)絕對穩(wěn)定為宜。基于工藝庫器件特性，在本設(shè)計中，每個晶體管基極串聯(lián)電阻為42 Ω。

2 電路設(shè)計

由于工藝廠商提供TSV，接地阻抗可以做到非常小，本設(shè)計采用了單端放大電路。為了具有足夠的增益，電路采用3級放大結(jié)構(gòu)。電路結(jié)構(gòu)如圖3所示。芯片內(nèi)部集成輸入匹配、級間匹配和偏置電路。將輸出匹配電路置于片外，增加設(shè)計的靈活性，同時避免片上低Q值電感的使用，可以提高效率和輸出功率。

圖3 2.4 GHz功率放大器電路圖

2.1 匹配電路設(shè)計

功率放大器電路設(shè)計中，匹配電路是最關(guān)鍵的部分之一。匹配電路的設(shè)計關(guān)系到功率放大器的增益、輸出功率和效率等指標(biāo)的好壞。設(shè)計匹配電路需要先確定每一級晶體管輸入端和輸出端的匹配阻抗。本文采用如下方案確定各級晶體管的匹配阻抗：

（1）通過負(fù)載牽引（Load-Pull）仿真得到輸出級的最佳功率匹配阻抗，輸出端匹配至此阻抗后，在輸入端做大信號S參數(shù)仿真（LSSP），得到輸出級輸入端匹配阻抗［7］；

（2）同樣地，對第2級晶體管做Load-Pull仿真，得到第2級晶體管的最佳功率匹配阻抗，輸出端匹配至此阻抗，然后在輸入端做LSSP仿真，得到第2級輸入端匹配阻抗；

（3）對第1級晶體管做雙端口S參數(shù)仿真，得到第1級晶體管輸入輸出雙共軛匹配阻抗。

確定阻抗之后，需要采用實際電路實現(xiàn)匹配。輸入匹配電路采用了L形L-C結(jié)構(gòu)電路。圖3中電容C1既起到匹配的作用，又能起到隔直的作用。由于輸入匹配對輸出功率和效率的影響較小，匹配電感和電容全部采用片上元件實現(xiàn)，電感L1通過TSV形式接地。

1級、2級和2級、3級之間的級間匹配采用T形C-L-C結(jié)構(gòu)。C-L-C結(jié)構(gòu)的優(yōu)勢是電感L設(shè)計的靈活性，在本設(shè)計中匹配電路電感并沒有通過TSV直接接地，而是通過鍵合線接地。如前文所述，工藝廠商提供的器件模型是Gummel-Poon模型，對大信號的仿真并不足夠準(zhǔn)確，因此Load-Pull仿真得到的阻抗也可能并不準(zhǔn)確。通過接地鍵合線接地，給芯片留有調(diào)試的余地。由于鍵合線電感參與了匹配，因此它的建模仿真非常重要。

接地鍵合線的結(jié)構(gòu)如圖4所示。H1表示芯片厚度，本文使用的工藝芯片厚度為100 μm，H2是鍵合線弧高，典型值50 μm，L是弧長，典型值200 μm～500 μm，所用鍵合線直徑為25.4 μm，材質(zhì)為金。

圖4 絲焊工藝鍵合線示意圖和等效電路

鍵合線等效電路可采用LR串聯(lián)模型來表示［8］。在 HFSS軟件中，對長度為 200 μm～500 μm的鍵合線進(jìn)行了仿真，結(jié)果如表2所示。在本設(shè)計仿真時，采用了200 μm長鍵合線。

表2 不同長度鍵合線等效電感、電阻和Q值（2.4 GHz）

2.2 偏置電路

偏置電路給功率放大器提供穩(wěn)定的偏置電壓，傳統(tǒng)的分壓式偏置電路不適用于功率放大器電路［7］。

圖5為采用的偏置電路原理圖，Q2、Q3、Q4、C1和R1組成偏置電路，通過Vbias端口控制放大管Q1的靜態(tài)偏置點。晶體管Q3和Q4以二極管形式上下串聯(lián)連接，利用了pn結(jié)的電壓鉗位特性，起到電壓源的作用，輸出電壓由Vbias和電阻R1決定。并聯(lián)電容C1可進(jìn)一步提高電壓的穩(wěn)定度，保證Q2基極電流變化時也能給Q2基極提供穩(wěn)定的電壓。

圖5 偏置電路

Q2的選擇至關(guān)重要，它直接決定了Q1基極偏置電壓在輸入功率變化時的穩(wěn)定度。輸入信號功率增加時，由于晶體管的非線性，Q1基極直流電流會增加。Q1基極串有隔直電容，因此Q1基極直流電流全部來源于Q2發(fā)射極。又由于Q1基極和Q2發(fā)射極電壓變化完全相同，所以只有當(dāng)Q2基極電流電壓特性和Q1的發(fā)射極電流電壓特性一致時才能使電流的變化也相同。故Q2發(fā)射結(jié)面積A2應(yīng)滿足下式：

其中Je是單位面積發(fā)射極電流，A1是Q1發(fā)射極面積，β1是Q1共發(fā)射極電流增益。

3 芯片測試和偏置點的優(yōu)化

使用Cadence Virtuoso完成電路版圖設(shè)計，芯片尺寸為1 400 μm×900 μm，版圖照片如圖6（a）所示。

測試所用PCB板如圖6（b）所示，測試板的板材為Rogers 4003C。測試時，首先對輸出匹配電路進(jìn)行調(diào)試，輸出匹配電路設(shè)計為Line-Shunt Capacitor形式。在3.3 V電源電壓和3.3 V偏置電壓下，芯片輸入端輸入功率為-2.5 dBm的2.45 GHz單音信號，在輸出端調(diào)節(jié)并聯(lián)電容大小和在傳輸線上的位置，使輸出功率達(dá)到最大。最終，使用3 pF村田電容，使輸出功率達(dá)到了23.1 dBm。

圖6 WLAN功率放大器版圖照片和測試板

晶體管的偏置點對功率放大器的線性度和效率有直接的影響。偏置點的選擇應(yīng)該在滿足線性度要求的前提下，最大化功率放大器的輸出功率和效率。在不同偏置電壓下，使用IEEE 802.11g 54 Mbit/s信號分別測試了誤差矢量幅度（EVM）和消耗電流Icc隨輸出信號平均功率Pout變化的曲線，測試結(jié)果如圖7所示。

圖7 EVM和Icc隨輸出功率的變化

IEEE 802.11 g/n協(xié)議要求54 Mbit/s信號EVM須小于5.6%，由圖7可知，在滿足EVM協(xié)議要求的前提下，偏置電壓為3 V時，輸出功率最高，為16.6 dBm，同時消耗的電流也最小，為212 mA。由圖7還可發(fā)現(xiàn)，在低功率處（小于13 dBm），偏置點越高，線性度越好；在高功率處（大于13 dBm），偏置電壓高時，線性度迅速惡化，偏置電壓低時，線性度會出現(xiàn)一定的改善。這一現(xiàn)象可通過圖8功率增益隨輸出功率變化曲線解釋。低功率時，在3 V的偏置電壓下，功率增益一直在上升，而偏置為3.3 V和3.6 V的功率增益基本保持不變，所以低功率時較低的偏置電壓導(dǎo)致了較高的EVM。到了高功率區(qū)，偏置為3.6 V的功率增益迅速下降，因此EVM快速變差，而偏置為3 V的功率增益變化比較平緩，因此在高功率區(qū)3 V的偏置電壓下，EVM較小。

圖8 功率增益隨輸出功率變化曲線

由以上分析可知，通過對偏置點的優(yōu)化，可以在滿足系統(tǒng)線性度要求的前提下，實現(xiàn)效率和功率的最大化。將偏置電壓定為3 V，對仿真結(jié)果和測試結(jié)果進(jìn)行了對比。

圖9為小信號S參數(shù)仿真和測試結(jié)果。由圖可知，S參數(shù)測試結(jié)果和仿真結(jié)果基本吻合。S11測試值在2.4 GHz～2.5 GHz范圍內(nèi)小于-14 dB，實現(xiàn)了良好的共軛匹配。S21測試值在2.4 GHz～2.5 GHz范圍內(nèi)相比仿真值降低了大約2.5 dB，原因是在仿真時未考慮外部元件和電路板的損耗。

圖9 小信號S參數(shù)

圖10對比了輸出功率Pout、增益Gain和功率附加效率PAE的仿真和測試結(jié)果。在低輸入功率處，扣除掉2.5 dB的增益仿真誤差后，測試結(jié)果和仿真結(jié)果非常接近。測試得到的輸出1 dB壓縮點為23.6 dBm，效率為18.1%。仿真輸出1 dB壓縮點為27.1 dBm，與測試結(jié)果相差3.5 dB，原因是模型在大信號下還不夠精確。

圖10 輸出功率、增益和PAE隨輸入功率變化曲線

表3對比了本文的SiGe功率放大器和最近發(fā)表的其他文獻(xiàn)功率放大器的性能。

表3 本文SiGe功率放大器性能和其他論文對比

4 結(jié)論

基于國內(nèi)開發(fā)的0.18 μm SiGe BiCMOS工藝設(shè)計了應(yīng)用于2.4 GHz WLAN的功率放大器。通過優(yōu)化偏置點，提高了滿足線性度要求的線性輸出功率和效率。分析了測試與仿真結(jié)果的差異及其原因。在優(yōu)化的偏置電壓下測試結(jié)果表明，增益為26.6 dB，輸出1 dB壓縮點可達(dá)23.6 dBm。對于IEEE 802.11g 54 Mbit/s信號，EVM為5.6%時，輸出功率可達(dá)16.6 dBm，顯示出良好的線性度，滿足2.4 GHz頻段WLAN的應(yīng)用需求。

［1］Niknejad A M，Chowdhury D，Chen J.Design of CMOS Power A mplifiers［J］.IEEE Transactions on Microwave Theory and Tech?niques，2012，60（6）：1784-1796.

［2］阮穎，陳磊，田亮，等.基于0.18 μm SiGe BiCMOS工藝的高線性射頻功率放大器［J］.微電子學(xué)，2010，（4）：469-472,476.

［3］徐世六主編.SiGe微電子技術(shù)［M］.北京：國防工業(yè)出版社，2007：2-5.

［4］Joseph A，Huang C W，Stamper A，et al.Ultra-Thin Chip Technol?ogy and Applications［M］.New York：Springer，2011：445-453.

［5］RaghavanA，SrirattanaN，LaskarJ.ModelingandDesignTechniquesfor RFPowerAmplifiers［M］.Hoboken：JohnWiley&Sons，2008：141-146.

［6］陳延湖，申華軍，劉新宇，等.Design Consideration of the Ther?mal and Electro Stability of Multi-Finger HBTs Based on Different Device Structures［J］.半導(dǎo)體學(xué)報，2010，（10）：28-31.

［7］李文淵，顧洵.5 GHz無線局域網(wǎng)的鍺硅異質(zhì)結(jié)晶體管功率放大器［J］.電子器件，2008，（6）：1761-1764，1768.

［8］周永強(qiáng)，王立新，張萬榮，等.射頻功率晶體管內(nèi)匹配技術(shù)中鍵合線的建模仿真與參數(shù)提取［J］.電子器件，2011，34（4）：363-366.

［9］尤云霞，陳嵐，王海永，等.基于SiGe HBT的射頻功率放大器［J］.微電子學(xué)與計算機(jī)，2014，（4）：144-147.

［10］阮穎，陳磊，張先仁.WLAN應(yīng)用的SiGe功率放大器中功率單元優(yōu)化設(shè)計［J］.半導(dǎo)體技術(shù)，2014，（9）：641-645.

孫 凱（1991-），男，漢族，山東大學(xué)碩士研究生，研究方向為射頻集成電路設(shè)計，sunkai@ime.ac.cn；陳延湖（1977-），男，漢族，山東濟(jì)南人，山東大學(xué)信息科學(xué)與工程學(xué)院講師，碩士生導(dǎo)師，工學(xué)博士，主要從事微波器件及其集成電路研究，chenyanhu@sdu.edu.cn。